Устройство для решения интегральных уравнений

 

Изобретение относится к специализированной вычислительной технике и может быть использовано в системах статистического анализа случайных процессов в гидрои радиолокации, системах управления и регулирования и т.п. Целью изобретения является расширение функциональных возможностей за счет решения интегральных уравнений общего вида. Для достижения указанной цели устройство включает блок формирования решения, блок памяти, предназначенный для хранения исходных функций, блок суммирования, блок промежуточных функций, генератор линейно изменяющегося напряжения, предназначенный для моделирования реального времени, и блок синхронизации. 9 ил.

союз советских

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (19) (s1)s G 06 G 7/38

Г СУДАРСТВЕННЫЙ КОМИТЕТ

П ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

П И ГКНТ СССР

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (2 (2 (4 (7 че (7 м (5 (5 (5

P (5 р р н

Ц и

P и и уз

)K, сх ту

Ц р у ва

) 4601416/24-24

) 05.11.88

) 23.11.90. Бюл. hh 43

) Северо-Западный заочный политехникий институт

) Л.В. Боброва, Е.Н, Кузнецова, В.В, Сеновых, Г.Г. Ткаченко и А.Г, Якубовская

) 681.3 (088.8)

) Авторское свидетельство СССР

758189, кл. G 06 G 7/26, 1978.

Авторское свидетельство СССР

1092530; кл. G 06 G 7/38, 1984.

) УСТРОЙСТВО ДЛЯ РЕШЕНИЯ ИНТЕГЛЬНЫХ УРАВНЕНИЙ

) Изобретение относится к специализиванной вычислительной технике и может

Изобретение относится к специалиэиванным средствам вычислительной техки и предназначено для решения тегральных уравнений.

Цель. изобретения — расширение функональных возможностей путем решения тегральных уравнений общего вида, На фиг.1 изображена блок-схема устйства; на фиг.2 — структурная схема блока мяти; на фиг.3 — структурная схема блока омежуточных функций; на фиг.4 — схема а умножения блока вычисления промеочных функций; на фиг.5 — структурная ма блока суммирования; на фиг.6- струкная схема узла формирования корреляонных функций блока формирования шений; на фиг.7 — структурная схема узла ножения; на фиг.8 — схема узла нормирония блока формирования решений; на быть использовано в системах статистического анализа случайных процессов в гидрои радиолокации, системах управления и регулирования и т.п. Целью изобретения является расширение функциональных возможностей за счет решения интегральных уравнений общего вида. Для достижения указанной цели устройство включает блок формирования решения, блок памяти, предназначенный для хранения исходных функций, блок суммирования, блок промежуточных функций, генератор линейно изменяющегося напряжения, предназначенный для моделирования реального времени, и блок синхронизации. 9 ил, фиг.9 — диаграммы пошаговой работы устройства.

Устройство состоит из блока 1 памяти, блока 2 суммирования, блока 3 вычисления промежуточных функций, блока 4 формиро- вания решения, первого генератора 5 ли- (; нейно изменяющегося напряжения и блока О(6 синхронизации, причем блок 4 формиро-, вания решения содержит узел 7 умножения, узел 8 задержки, функциональный преобразователь 9, выполненный на политроне интегратор 10, узел 11 нормирования, узел 12 интеграторов узел 13 формирования корреляционных функций и второй генератор 14 линейно изменяющегося напряжения.

Блок 1 памяти (фиг.2) содержит узел 15 потенциометров, первый 16 и второй 17 источники постоянного напряжения, первый

18 и второй 19 коммутаторы. Основные входы потенциометров подключены к первому

1608705.,5

40 первым входом узла 22 умножения, а вторые входы через элементы 24 связаны с соответствующими выходами блока 2 и служат вторыми входами узла 22, при этом выходы элементов 25 — I (i = 1,2,...,N) служат выходами узла 22.

Блок 2 суммирования (фиг.5) состоит из узлов 26 — 1 — 26 — N суммирования. Первый узел 26-1 представляет собой N одновходовых накапливающих сумматоров, второй и все последующие узлы (26-2 — 26-N) состоят из N двухвходовых накапливающих сумматоров 26 — i — 1 — 26 — I— - N (I = 2,3„...N).

При этом первые входы накапливающих сумматоров 26 являются первыми входами блока 2 суммирования и связаны с соответисточнику 16, а регулируемые входы обьединены по столбцам и подключены к соответствующим выходам первого коммутатора 18, Выходы потенциометров группами по строкам подключены к соответствующим входам второго коммутатора 19, первая группа выходов которого служит первыми выходами блока 1 памяти и связана с блоками 2 суммирования, а вторая группа выходов служит вторыми выходами блока 1 и подключена к вторым входам блока 3. Первая группа входов первого коммутатора 18 связана с соответствующими выходами второго источника 17, а вторая группа входов коммутатора 18 служит основным входом блока 1 и связана с выходом узла 11, Входы коммутаторов 18 и 19 объединены с выходом блока 6 и служат входом синхронизации блока 1.

Блок 3 вычисления промежуточных функций (фиг,3) состоит из (N-1)-го функционального преобразователя 20, выполненного на политронах(например, типа ЭЛТ ЛФ9П) 20 — 1 — 20 — N — 1, (N — 1)-го интегратора 21 — 1 — 21 — N — 1, (N — I)-го узла 22 — 1 — 22 — N — 1 умножения и элемента 23 задержки, Управляющие входы преобразователя

20 связаны с выходом блока 1 и служат вторым входом блока 3, а их считывающие входы через элемент 23 объединены с выходом генератора и служат входом считывания блока 3, в то время как выходы преобразователя 20 через соответствующие интеграторы 21 связаны с первыми входами узлов

22, N вторых входов которых объединены по соответствующим группам, связанным с выходами блока 2 и служат вторыми входами блока 3, а их выходы представляют собой выходы блока 3, Каждый узел 22 — i умножения (фиг.4) состоит из N последовательно соединенных элементов 24 — 1 — 24 — N задержки и элементов 25-1 — 25-N умножения на два входа, первые входы которых объединены и служат ствующими первыми выходами блока 1 (т.е., с первой группой выходов коммутатора 19), а все вторые входы накапливающих сумматоров 26 являются вторыми входами блока

2 и связаны с соответствующими выходами блока 3 (первая группа выходов блока 3 подключена к вторым входам узла 26 — 2, вторая группа — к вторым входам узла 26-3 и т,д.), Выходы узлов 26 группами подключены к входам коммутаторов 27, N выходов которых служат выходами блока 2 и подключены к выходу блока 6.

Узел 13 формирования корреляционных функций (фиг.6) предназначен для запо-. минания корреляционных функций вида

K(t,s) и выполнен в виде N функциональных преобразователей, каждый из которых выполнен на политроне 28 — 1 — 28 — N, входысчитывания которых объединены с выходом генератора 5 и служат одноименным входом узла 13, а управляющие входы связаны с запоминающими устройствами на потенциометрах 29 — 1 — 29 — N. Основные входы по-, тенциометров 29 — I, где i = 1,...,N, подключены к выходам источника 30 постоянных напряжений, а регулируемые входы связаны с соответствующими выходами блока 2 суммирования.

Выходы преобразователей 28-l, i =

=1,...,N, служат соответствующими выходами узла 13 и связаны с входами узла 12.

Узел 7 умножения (фиг.7) состоит из N элементов 31 — 1 — 31 — N задержки, входы которых являются первыми входами-узла 7 умножения, а выходы связаны с первыми входами элементов 32 — 1 — 32 — N умножения, вторые входы которых служат вторыми входами узла 7 умножения и связаны с выходом узла 12, а выходы являются выходами узла

7 умножения и подключены к узлу 8.

Узел 11 нормирования (фиг.8) выполнен в виде N элементов 33 — 1 — 33 — N задержки, входы которых служат вторыми входами узла 11 нормирования, а выходы подключены к первым входам соответствующих элементов 34-1 — 34 — Nделения,,вторые входы которых объединены и служат первым входом узла 11 нормирования, а выходы являются выходами узла 11 нормирования, т.е. выходами устройства, Устройство предназначено для решения интегрального уравнения с ядром K (t,s).

Для моделирования ядра служит узел 13 формирования корреляционных функций.

Решение моделируется в виде

p(t} =f К(t, s}ai (s}ds, где ai(s) — промежуточные функции, которые могут быть промоделированы следующим образом:

1608705 а1=Ф1 аг=Фг — аг а1 аз=Ф вЂ” азг аг — аз1 а1 д

<21=f Ôã(с) р1(с) dt азс=У Фз(с) ср1(с) dt азг=Х%(с) фг(с) dt

Ф в

M о в м

1 и д

2 т м э ад=Фи — аы и — 1. а N — — -аи1 а1

agv1=./Фм(с) рф) dt амд — 1 1Фи(с) рч(с) dt есь (i),42(t) ...,4N(t) — некоторые произ- 15 льно выбранные исходные функции, для анения которых служит блок 1.

Блок 3 вычислений функций служит для рмирования функций а1(с),...,ам(с). 20

Устройство работает следующим обрам.

Предварительно на потенциометрах ока 1 памяти выставляются функции (с),..., Фц (с) так, что на первой строке узла, 25 потенциометров запоминаются эначениФ1,4Я,...,Ф где верхний индекс сооттствует моменту времени, т,е. записью вносильна Ф1 (ti). На второй строке эапо- 30 наются значения

И, й,...,ey и т. д.

В исходном положении коммутатор 18 еспечивает подключение к регулируемым одам потенциометров узла 15 потенцио- 35 тров постоянных смещений от источника, следовательно, на входе коммутатора 19 являются значения

C),Ô,...,Ф

Ф,... Ф,...,Фй...,,Ф 1

В исходном положении коммутатор 19 еспечивает подключение этих сигналов первые входы блока 2 сумматоров.

Исходное положение коммутатора 27 45 ково, что обеспечивает подключение на ход первых N выходов, т.е. выходов узлов

-1, что равнозначно появлению на выхоблока 2 значений Ф), Й, ....,Ф;

Эти сигналы поступают на вход блока 4 50 дновременно на вход блока 3. В блоке 4 и сигналы поступают на входы узлов 7 и

В узле 13 предварительно на элементах выставлены значения; на первом элемен- 55

29 — 1 — значение К (t, s"), на втором эленте 29 — 2 — значение К (t, s j и т.д., íà N-м ементе 29 — N — К (t, а ). Сигнал, пропорональный а1=Ф) поступает на регулируемые входы элемента 29 — 1, что обеспечива- . ет появление на выходе преобразователя

28 — 1 сигнала, пропорционального К(с, а ) а1, 1 1 при этом считывание сигнала с преобразователя осуществляется за счет развертки от генератора 5. Аналогичным образом на втором выходе узла 13 появляется сигнал, пропорциональный К (t, s ) à > и т,д., ía N-м г г выходе — К(t, s )а 1.

N N

Эти сигналы поступают на входы соот- ветствующих интеграторов узла 12 интеграторов, на выходе которых появляются сигналы, пропорциональные значениям т

jb)=f К(с,s1)а) dt; т т = оK(t s )a) dt р1 =f K(t з )а7 dt

Эти сигналы поступают на вторые входы узла 7 умножения, на первых входах которого имеются задержанные элементами 31 до данного момента времени сигналыФ)=а),g=a1,...,4 =a> . После перемножения входных сигналов с выхода узла

7 появляются величины, пропорциональные

p) a),P а,...,p1 ai, которыечерезузел

8 задержки подаются на управляющие входы преобразователя 9, на считывающий вход которого поступает считывающий сигнал от генератора 14, пропорциональный параметру s (т,е., несовпадающий с параметром t — разверткой от генератора 5). Узел

8 задержки обеспечивает синхронизацию считывания сигналов, поступающих на управляющие входы функционального преобразователя 9. При этом время задержки для различных входов функционального преобразователя 9 подбирается различным (так как считывание сигналов с управляющих входов функционального преобразователя

9 ведется последовательно).

С выхода функционального преобразователя 9 сигнал поступает на интегратор 10, Ha его выходе образуется величина, пропорциональная гт

Вт=f у1(Т)а1(с) dt, которая поступает на вход узла 11 нормирования в качестве нормирующего множителя. На вторые входы узла 11 нормирования поступают задержанные элементами 33 задержки до данного момента времени сигналы p1,P „...,р . В результате на выходе

N узла 11 нормирования и на выходе устройства появляются нормированные значения решения уравнения pl, ð,...,p > (первая собственная функция), Одновременно эти значения поступают на основной вход блока 1 памяти, т.е. на вход коммутатора 18, 1608705

20 а г=Ф г+а zi а 3,..., 25 зт

a3i=f гт%®У ®

50

55 который управляется от блока 6 синхронизации, К моменту поступления на него этих сигналов он переводится в положение, когда на регулируемые входы потенциометров узла 15 потенциометров подключаются сигналы не от источника 17 постоянного напряжения, а с выхода узла 11 нормирования.

Следовательно, теперь на выходах узла потенциометров 15 будут величины, пропорциональные

Al p1,ЖФ,...М pi

Коммутатор 19 сигналом от блока 6 синхронизации одновременно с коммутатором

18 тоже переведен в другое положение, теперь его выходы подключены к соответствующим входам блока 3 промежуточных функций. При этом выходы первой строки узла 15 потенциометров вообще не подключаются к блоку 3, выходы второй строки подкл юча ются к управляющим входам первого преобразователя 20 — 1, выходы третьей строки — к управляющим входам преобразователя 20-2 и т.д„выходы N-й строки подключаются к управляющим входам преобразователя 20 — N — 1. На считывающие входы преобразователя 20 поступает развертка от генератора 5. В результате на выходе преобразователей 20 появляются сигналы, которые после интегрирования интеграторами 21 пропорциональны величинам зт а 2i =f гт %(<) д © зт ав1-f 2T %(t) pi(t) От., Эти величины поступают на входы узлов

22 умножения, на другие входы которых поступают с выхода сумматоров величины а 1, а 1,...,а 1.

В результате н а выходах nepeoro узла

22 — 1 умножения образуются величины аг1.al;a2i.ai а 1 а1; на выходах узла умножения 22-2

Q31 à1;аз1 а1 аз1 а1 и т.д., и на выходах узла умножения 22 — N — величины ащ а);ащ айаг,...,ащ à1

N.

Эти величины поступают на вторые входы соответствующих накапливающих сумматоров блока 2 суммирования, на второй вход накапливающего сумматора 26-2-1— величина a zi а ), на второй вход накапливающего сумматора 26-2 — 2 — величина

5 аг1 а ), на второй вход накапливающего сумматора 26-2 — N — величина a zi а 1 .

Аналогичным образом на второй вход сумматора 26 — 3-1 поступает величина а з1.а ), на второй вход 26 — 3 — N — аз1 а 1 .

На вторые входы последнего узла 26 — N поступают сигналы: на 26 — N — 1 аN1 à ) на 26-Й вЂ” й-ащ à1 .

Коммутатор 27, управляемый блоком 6, синхронизации, к этому времени переключает на выход вторую группу входов, т;е. на выходе блока 2 суммирования будут сигналы с выхода узла 26-2: а г=Ф +аг1 à l; а г"=Фг" +аг .а 1; (первые слагаемые записаны в накапливающих сумматорах 26 — 2 — i, l = 1,...,N, в первом такте работы устройства).

Эти сигналы поступают на вход блока 4, где будут аналогично значениям pi (1) сфор30 мированы значения второй собственной функции: pj,ðг,...,pP. Одновременно значения аг,! = 1,...,N, поступают на вход

i блока f, а затем на блок 3 и блок 2 для формирования новых значений промежуточной функции а 3, а з,...,а 3, Коммутаторы 17 и 18 более не переключаются, оставаясь во втором положении, а коммутаторы 27 в блоке 2 переводятся в такое положение, что на выход подключается третья группа входов, т.е, выход третьего узла 26-3. В результате будет сформирована третья функция р (т).

Генераторы 5 и 14 запускаются с нуля в каждом такте работы устройства. Таким образом, будут сформированы N собственных векторов, т.е. решение интегрального уравнения.

Формула изобретения

Устройство для решения .интегральных уравнений,- содержащее блок суммирования и блок формирования решения, включающий функциональный преобразователь, выполненный на политроне, о т л и ч а ющ е е с я тем, что, с целью расширения функциональных воэможностей путем решения интегральных уравнений общего вида, в устройство дополнительно введены блок памяти, блок вычисления промежуточных функций, содержащий

1608705

10 лемент задержки, N-1 функциональных реобразователей, каждый из которых выолнен на политроне, N-1 интеграторов и

-1 узлов умножения, первый генератор лиейно изменяющегося напряжения и блок 5 инхронизации, причем в блок формироваия решения дополнительно введены узел множения, второй генератор линейно изеняющегося напряжения, группа элеменов задержки, интегратор, узел 10 ормирования корреляционных функций дер, группа интеграторов, узел нормироваия, включающий N элементов задержки и делителей, причем выход каждого I-гоэлеента задержки узла нормирования (i = 15

1,...,N) подключен к первому входу каждого

-ro делителя узла нормирования, узел форирования корреляционных функций вклюает источник постоянного напряжения, N рупп по m потенциометров и N функцио- 20 альных преобразователей, каждый из коорых выполнен на политроне, первые

ыводы всех потенциометров объединены и одключены к выходу источника постоянноо напряжения, второй вывод каждого j-го 25 отенциометра (где J = 1,...,m) I-й группы отенциометров (где = 1,...,N) соединен с

-м входом каждого i-го функционального реобразователя, N выходов узла формирования корреляционных функций ядра под- 30 ключены соответственно к входам группы нтеграторов, выходы которых соединены с информационными входами узла нормирования и с первыми информационными вхоами узла умножения, вторые 35 информационные входы которого объединены с информационными входами узла формирования корреляционных функций ядра, выходы узла умножения через соответствующий элемент задержки группы 40 подключены к входам функционального преобразователя, выход которого через интегратор соединен с вторыми входами дели-. телей узла нормирования, выход второго генератора линейно изменяющегося напря- 45 жения подключен к входу считывания функционального преобразователя, выход блока синх ронизации соединен с входами синхронизации блока суммирования, блока памяти, первого генератора линейно изменяю-:. щегося напряжения и второго генератора линейно изменяющегося напряжения блока формирования решения, выход первого генератора линейно изменяющегося напряжения подключен к входам считывания блока промежуточных функций и входам считывания функциональных преобразователей узла формирования корреляционных функций ядра блока формирования реше-: ния, выходы узла нормирования соединены с информационными входами блока памяти, первая группа выходов которого соединена с первой группой информационных входов блока суммирования, каждый из N выходов которого соединен соответственно с m объединенными средними выводами каждой из

N групп потенциометров узла формирования корреляционных функций ядра блока формирования решений и с первой группой иформационных входов блока промежуточных функций, выходы которого подключены к второй группе информационных входов блока суммирования, вторая группа выходов блока памяти соединена с второй группой информационных входов блока промежуточных функций, считывающие входы функциональных преобразователей блока промежуточных функций объединены и подключены к выходу элемента задержки блока промежуточных функций, а выход каждого I-ro функционального преобразователя (где.i = 1,...,Й-1) через I-й интегратор блока промежуточных функций соединен с первым информационным входом каждого

i-го узла умножения блока промежуточных функций, управляющие входы функциональных преобразователей блока промежуточных функций являются первой группой информационных входов данного блока, группа входов узлов умножения блока и ромежуточных функций соответственно объединены .и являются второй группой информационных входов этого блока, выходы узлов умножения блока промежуточных функций являются его выходами, а вход элемента задержки блока промежуточных функций является его входом считывания.

1608705

Фиг,2

1608705

Om 19 ашгг4-<

0m 27

1608705

От70 сии.8

Составитель Н. Королев

Техред M.Ìîðãåíòàë Корректор А, Обручар

Редактор Н. Тупица

Производственно-издательский комбинат "Патент", г. Ужгород, ул.Гагарина, 101

Заказ 3620 Тираж 563 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж 35, Рауаская наб., 4/5