Устройство для адресации блоков памяти

 

Изобретение относится к автоматике и вычислительной технике и может быть использовано для адресации блоков памяти в системе памяти и явпяется усовершенствованием устройства по авт. ев, № 1394217, Целью изобретения является расширение функциональных возможностей устройства, В устройство введены п элементов И 17 третьей группы, п коммутаторов 18 группы, сумматор 20, Устройство обладает однородной структурой, что делает возможным его микроэлектронное исполнение. 1 ил.

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИН

А2

„. SU „1649552 (51) 5 С 06 F 12/Од

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТНРЦТИЯМ

ПРИ ГННТ СССР (61) 1394217 (21) 4620436/24 (22) 14.12.88 (46) 15.05,91. Бюл, ¹ 18 (72) Н,Г.Пархоменко, В.Ю.Лозбенев, С.В.Козелков и В,Г.Черняев (53) 681. 325 (088, 8) (56) Авторское свидетельство СССР

¹ 1394217, кл. G 06 F 12/00, 1980. (54) УСТРОЙСТВО ДЛЯ АДРЕСАЦИИ БЛОКОВ

ПАМЯТИ (57) Изобретение относится к автоматике и вычислительной технике и может быть использовано для адресации блоков памяти в системе памяти и является усовершенствованием устройства по авт, св, № 13942 17, Целью изобретения является расширение функциональных возможностей устройства, В устройство введены и элементов И

17 третьей группы, и коммутаторов 18 группы, сумматор 20, Устройство обладает однородной структурой, что делает возможным его микроэлектронное исполнение, 1 ил.

5 164 9552

В режиме работы блока при обращении к памяти (НУ на входе 13) можно (независимо от выбора блоков) со вершать преобразование физического адреса, в логический адрес блока, Для этого подачеч тактовых импульсов на вход 14 устройства следует установить регистр 6 сдвига в положение преобразуемого физического адреса и затем установить на входе

19 устройства сигнал BY, При этом сработавший элемент И 17 третьей группы разрешает прохождение через коммутатор 18 и сумматор 20 на выход

21 устройства логического адреса с выхода соответствующего регистра 3, Таким образом, если на входе 13 находится сигнал НУ, на выходе 19 сигнал BY, то на сумматор 20 поступают коды нуля со всех коммутаторов

18 (кроме одного) и с одного коммутатора логический адрес блока памяти, соответствующий установленному в регистре б физическому адресу, Ф о р и у л а и з о б р е т е н и я

Устройство для адресации блоков памяти по авт. св. Р 1394217, о т! 1

Составитель A. Áàðêèíà

Редактор А.Orap Техред И.Моргентал, Корректор Н.Ревскал

Заказ 1523 Тираж 406. Подписное

ВНИИПИ Государственного комитета по изобретениям и открытчям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", г.Ужгород, ул. Гагарина,101

Изобретение относится к автоматике и вычислительной технике, может быть использовано для адресации блоков в системе памяти и является усовершенствованием изобретения по аят, св. М - 1394217.

Цель изобретения — расширение функциональных возможностей устрой" ства.

На чертеже приведена функциональная схема устройства.

Устройство содержит группу переключателей 1, первую группу элементов

И 2, группу п регистров 3 условных адресов, группу п схем 4 сравнения, счетчик 5, регистр 6 сдвига, вторую группу и элементов И 7, группу элементов ИЛИ 8, элемент ИЛИ 9, коммутатор 10, элемент И 11. входы сброса (.12), режима работы (13), тактовый (14), адресный (15), установки флага годности (16), и элементов И !

7 третьей группы, п коммутаторов 18 группы, второй вход 19 режима работы устройства, сумматор 20 и выход

Z l логического адреса устройства.

Устройство работает следующим образом.

Принцип работы устройства основан на присвоении неотключенным блокам памяти последовательно-непрерывных адресов и: в соответствии с этим на установлении взаимно однозначного соответствия между логическими и физическими адресами блоков памяти, Устройство работает в двух режимах: в режиме присвоения условных непрерывных адресов неотключенным блокам памяти и в режиме выбора блока при обращении к памяти. Работа устройства в этих режимах не отличается от работы известного устройства,причем в первом режиме на входе 13 должен быть сигнал высокого уровня (ВУ), а во втором режиме сигнал низкого уровня (НУ). личающееся:тем,что,с целью расширения функциональных возможностей, в него введены третья группа п элементов И (n= 1,2,..., з,...,и), группа и коммутаторов v сумма1 ор, причем первый вхоц i-го элемента И третьей группы соединен с выходом

i-ro разряда регистра сдвига, выход

i-го элемента И третьей группы соединен с управляющим входом -го коммутатора группы, информационный вход которого соединен с выходом " -го регистра условных адресов, а выход с i-м входом сумматора, выход которого является выходом логического адреса устройства, а второй вход

i-го элемента И третьей группы является вторым входом задания режима работы устройства,