Преобразователь двоичного кода в код фибоначчи

 

Изобретение относится к автоматике и вычислительной технике и может быть использовано в перспективном бортовом радиоэлектронном оборудовании и в наземной стендово-моделирующей базе Целью изобретения является упрощение преобразователя. Преобразователь содержит элемент ИЛИ 1, с первого по третий элементы И 2-4, элемент равнозначности 5, с первого по третий элементы ИЛИ-НЕ 6-8 со связями. 1 ил 1 табл

, уФ (j g4) ф <:;.;, i

СОЮ:3 r:.OUE ГСКИХ

C0l ИАЛИС ГИ fE СКИХ

РЕСПУБЛИК (я)5 Н 03 М 7/02

ГОСУДА Р СТ BE ННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫ1ИЯМ

ПРИ ГКНТ СССР

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 4769121/24 (22) 12,12.89 (46) 23,10.91. Бюл, N 39 (71) Научно-исследовательский институт авиационного оборудования (72) Ю.А.Яранцев (53) 681.3(088.8) (56) Авторское свидетельство СССР

¹ 1485411, кл. H 03 M 7/20, 1987.

Авторское свидетельство СССР

¹ 1427573. кл. Н 03 М7/02,,1987.

„„SU „„1686700 А i (54) ПРЕОБРАЗОВАТЕЛЬ ДВОИЧНОГО КОДА В КОД ФИБОНАЧЧИ (57) Изобретение относится к автоматике и вычислительной технике и может быть использовано в перспективном бортовом радиоэлектрîíHом оборудовании и в наземной стендово-моделирующей базе.

Целью изобретения является упрощение преобразователя. Преобразователь содержит элемент ИЛИ 1, с первого по третий элементы И 2 — 4, элемент равнозначности 5, с первого по третий элементы ИЛИ вЂ” НЕ 6-8 со связями. 1 ил. 1 табл.

1686700

Изобретение относится к автоматике и вычислительной техники и в том числе может быть использовано в бортовом радиоэлектронном оборудовании и в наземной стендово-моделирующей базе, Целью изобретения является упрощение преобразователя.

На чертеже представлена схема преобразователя двоичного кода в код Фибоначчи, Преобразователь содержит элемент

ИЛИ 1, с первого по третий элементы И 2 — 4, элемент РАВНОЗНАЧНОСТЬ 5, с первого по третий элементы ИЛИ вЂ” НЕ 6 — 8, входы

9 — 11 с первого по третий разрядов входа преобразователя, выходы 12 — 15 с первого по четвертый разрядов выхода преобразователя, выход 16 элемента ИЛИ 1, выход 17 элемента И 3, выход 18 элемента ИЛИ-НЕ

6, выход 19 элемента РАВНОЗНАЧНОСТЬ 5.

Преобразователь работает следующим образом.

При подаче на входы 9-11 трехразрядного двоичного кода, разряды которого п ронумерованы в порядке убывания их значимости (веса), т,е, "4","2","1" соответственно, формируются промежуточные сигналы на выходах 16,17 и 19 сигналы nepsoro (с весом "5") и третьего (с весом "2") разрядов выходного кода на выходах 12 и 14 с выходов элементов И 2 и 4 соответственно, Сигнал второго (с весом "3") разряда выходного кода на выходе 13 формируется на выходе элемента ИЛИ вЂ” НЕ 7, на один из входов которого поступает сигнал с выхода

12 в качестве сигнала обратной связи, а на другой вход поступает сигнал с выхода 18 элемента ИЛИ вЂ” НЕ 6, причем на один из входов элемента ИЛИ-НЕ 6 поступает сигнал с входа 9, на другой вход — сигнал с выхода 17, который поступает также на один из входов элемента ИЛИ вЂ” НЕ 8, на другой вход которого поступает сигнал с выхода 19, а на выходе элемента ИЛИ вЂ” НЕ 8 формируется сигнал четвертого (с весом "1") разряда выходного кода. Сигнал пятого (младшего) разряда кода Фибоначчи равен нулю.

5 В таблице представлены коды на входе и выходе устройства.

Формула изобретения

Преобразователь двоичного кода в код

10 Фибоначчи, содержащий элемент ИЛИ, с первого по третий элементы И и элемент

РАВНОЗНАЧНОСТЬ, причем вход первого разряда входа преобразователя соединен с первыми входами первого элемента И и эле15 мента РАВНОЗНАЧНОСТЬ, вход второго разряда входа преобразователя соединен с первыми входами элемента ИЛИ, второго и третьего элементов И, вход третьего разряда входа преобразователя соединен с вто20 рыми входами элемента ИЛИ, второго элемента И и элемента РАВНОЗНАЧНОСТЬ, выход которого соединен с вторым входом третьего элемента И, выход элемента ИЛИ соединен с вторым входом первого

25 элемента И, выход которого и выход третьего элемента И являются соответственно выходами первого и третьего разрядов выхода преобразователя, отличающийся тем, что, с целью упрощения преобразователя, 30 он содержит с первого по третий элементы

ИЛИ вЂ” НЕ, причем первый вход первого элемента ИЛИ-НЕ соединен с входом первого разряда входа преобразователя, второй вход пс "aoro элемента ИЛИ-НЕ соединен с

35 выходом второго элемента И и с первым входом третьего элемента ИЛИ-НЕ, второй вход которого соединен с вторым входом третьего элемента И, выход первого элемента ИЛИ вЂ” НЕ соединен с первым входом вто40 рого элемента ИЛИ вЂ” НЕ, второй вход которого соединен с выходом первого элемента И, выходы второго и третьего элементов ИЛИ-НЕ являются соответственно выходами второго и четвертого разрядов

45 выхода преобразователя. г

Преобразователь двоичного кода в код фибоначчи Преобразователь двоичного кода в код фибоначчи 

 

Похожие патенты:

Изобретение относится к вычислительной и электроизмерительной технике и может быть использовано для преобразования кодов с естественной избыточностью в двоичный код

Изобретение относится к вычислительной технике и предназначено для преобразования кода Фибоначчи-1 в код золотой - 1 пропорции

Изобретение относится к импульсной технике и может быть применено в устройствах автоматики и вычислительной техники для перевода одной формы числа в другую, Преобразователь кодов содержит два счетчика 1, 2 импульсов, компаратор 3, регистр 4, генератор 5 импульсов, два элемента И 6, 7, элемент 8 задержки, элемент ИЛИ-НЕ 9, дешифратор 10, формирователь 11 импульсов, триггер 12

Изобретение относится к автоматике , вычислительной технике и может использоваться в системах автоматики и телемеханики

Изобретение относится к импульсной технике и может использоваться в системах автоматики, электросвязи, в вычислительной технике

Изобретение относится к автоматике и вычислительной технике и может использоваться в системах, где требуется преобразование двоичного кода из одного вида в другой

Изобретение относится к электросвязи и может использоваться в системах передачи цифровой информации и вычислительных системах

Изобретение относится к вычислительной технике и автоматике и может быть использовано в отказоустойчивых системах обработки данных

Изобретение относится к электросвязи и может использоваться в демодуляторах многопозиционных многоуровневых равномощных сигналов

Изобретение относится к вычислительной технике и системам управления и может быть использовано для дискретных преобразований сигналов

Изобретение относится к вычислительной технике

Изобретение относится к вычислительной технике и может быть использовано в системах обработки дискретной информации Цель изобретения - повышение быстродействия

Изобретение относится к вычислительной технике и может быть использовано в системах обработки дискретной информации Цель изобретения - повышение быстродействия

Изобретение относится к вычислительной технике и может быть использовано в системах передачи и хранения информации Целью изобретения является расширение области применения за счет обеспечения преобразования непозиционного кода Фибоначчи в двоичный код

Изобретение относится к импульсной технике ,и может использоваться в цифровых вычислительных системах

Изобретение относится к вычислительной технике

Изобретения относятся к области информатики и вычислительной техники и могут быть использованы в различных технологиях, требующих обработки сигналов, например в технологиях обработки и преобразования информационных сообщений. Техническим результатом является повышение быстродействия обработки сигналов при сохранении достоверности результатов обработки. В одном из вариантов способ содержит параллельно-последовательную обработку сигнала в блоке триггеров входного регистра; матричном устройстве; блоке логических элементов, преимущественно логических элементов «И»; блоке триггеров выходного регистра. При этом обработку сигнала в матричном устройстве выполняют в соответствии с геометрической моделью обработки сигнала, представляющей собой совокупность графов, образующей, по меньшей мере, один прямоугольный треугольник, который разделяют на три части линиями, исходящими из вершин углов треугольника. 5 н. и 24 з.п. ф-лы, 3 ил., 3 табл.

Изобретение относится к кодирующим устройствам помехоустойчивого кода, обеспечивающим восстановление передаваемой по каналу связи информации после ее искажений под действием помех. Технический результат - формирование на выходе устройства систематического кода, в котором информационные элементы занимают одну часть комбинации (например, левую), а проверочные элементы другую (правую). Формирователь кольцевого кода содержит последовательно-параллельный сдвигающий регистр, входы параллельной записи разрядов которого, начиная со второго, соединены с соответствующими информационными входами устройства, начиная с последнего разряда, вход управления последовательно-параллельным режимом регистра соединен с управляющим входом устройства, входы синхронизации и общего сброса соединены соответственно с тактовым входом и входом сброса устройства, выходы последнего и предпоследнего разрядов регистра соединены с входами первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, дополнительно введены элемент ИЛИ-НЕ и второй элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, выход которого соединен с входом параллельной записи первого разряда регистра, а входы - с входами параллельной записи второго и старшего разрядов регистра, входы элемента ИЛИ-НЕ соединены с тактовым входом и входом сброса устройства, а выход является тактовым выходом устройства, выход первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ соединен с входом последовательной записи регистра, выход последнего разряда которого является информационным выходом устройства. 1 ил.

Изобретение относится к кодирующим устройствам помехоустойчивого кода. Технический результат заключается в создании декодирующего устройства кода Хэмминга с упрощенной схемой реализации. Декодирующее устройство кода Хэмминга дополнительно содержит двухвходовой элемент И, счетчик и последовательно-параллельный сдвигающий регистр, выходы которого соединены со вторыми входами двухвходовых сумматоров по модулю 2 соответственно, выходы которых соединены с первыми входами двухвходовых элементов И, выходы которых являются информационными выходами устройства, а вторые входы объединены и соединены с первым выходом счетчика, второй, третий и четвертый выходы которого соединены с первыми входами первого, второго и третьего двухвходовых элементов И-НЕ соответственно, вторые входы которых объединены и соединены с выходом дополнительно введенного двухвходового элемента И, первый вход которого соединен со входом синхронизации сдвигающего регистра, входом синхронизации счетчика и является входом синхронизации устройства, а второй вход соединен со входом последовательной записи сдвигающего регистра и информационным входом D устройства. Достигаемым техническим результатом является формирование на выходе декодирующего устройства кода Хэмминга неискаженной кодовой комбинации. 2 ил.
Наверх