Устройство декодирования для коррекции модуля ошибок

 

Изобретение относится к вычислительной технике, а именно к устройствам контI роля запоминающих устройств, и может быть использовано для повышения надежности запоминающих устройств. Целью изобретения является расширение области применения устройства за счет коррекции модуля ошибок для кодов, не содержащих в информационных модулях проверочных матриц единичных подматриц. Устройство содержит блок 1 вычисления синдрома, блок 3 сумматоров по модулю два, блок 6 сравнения, блок 7 определения местоположения ошибочных разрядов в модулях Устройство позволяет осуществлять коррекцию модуля ошибок с помощью кодов , задаваемых проверочными матрицами, содержащими произвольные подматрицы в информационных модулях. 3 ил. xj XI Ill

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (5ц5 G 11 С 29/00

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 4833999/24 (22) 04,06.90 (46) 15.06.92. Бюл. ¹ 22 (71) Минский радиотехнический институт (72) С.А. Тарасов и B.Ê. Конопелько (53) 681.327.6(088.8) (56) Каган Б.M.. Мкртумян И.Б, Основы эксплуатации ЭВМ. М.: Знергоатомиздат, 1988, с. 431.

Конопелько В,К., Лосев В.В. Надежное хранение информации в полупроводниковых запоминающих устройствах. M.: Радио и связь, 1986, с. 174 — 175, рис. 5.20. (54) УСТРОЙСТВО ДЕКОДИРОВАНИЯ ДЛЯ

КОРРЕКЦИИ МОДУЛЯ ОШИБОК (57) Изобретение относится к вычислительной технике, а именно к устройствам конт„„, Ц „„1741 177 А1 роля запоминающих устройств, и может быть использовано для повышения надежности запоминающих устройств. Целью изобретения является расширение области применения устройства за счет коррекции модуля ошибок для кодов, не содержащих в информационных модулях проверочных матриц .единичных подматриц, Устройство содержит блок 1 вычисления синдрома, блок 3 сумматоров по модулю два, блок 6 сравнения, блок 7 определения местоположения ошибочных разрядов в модулях. Устройство позволяет осуществлять коррекцию модуля ошибок с помощью кодов, задаваемых проверочными матрицами, содержащими произвольные подматрицы в информационных модулях. 3 ил.

1741177

10 л г20

Изобретение относится к вычислительной технике, а именно к устройствам контроля запоминающих устройств, и может быть использовано для повышения надежности запоминающих устройств.

Известны устройства декодирования для контроля памяти, содержащие блок вычисления синдрома, дешифратор синдрома, селекторы ошибок, корректирующие сумматоры по модулю два, позволяющие производить коррекцию ошибок в любом одном разряде кодового слова на основе использования кодов Хемминга.

Однако подобные устройства не позволяют корректировать ошибки в модулях (подблоках кодового слова с известными границами), которые возникают при отказах м но го раз рядн ых Б И С ЗУ.

Наиболее близким по технической сущности к изобретению является устройство декодирования для контроля модуля ошибок, -одержащее блок вычисле" èÿ синдрома, входы которого соединены с контрольными и информационными входами устройства и первыми входами блока корректирующих сумматоров по модулю два, первые выходы блока вычисления синдрома соединены с первыми входами блока сравнения, вторыми входами соединенного с выходами блока вычисления частичных синдромов, выходы блока сравнения соединены с первыми входами блока элементов

И, вторыми входами соединенного с входами блока вычисления частичных синдромов и вторыми выходами блока вычисления синдрома, выходы блока элементов И соединен ы с вторыми входами блока корректиру:-ощих сумматоров по модулю два, выходы блока корректирующих сумматоров по модулю два являются выходами устройства.

Известное устройство позволяет исправить модуль ошибок длины b и может быть реализовано только для проверочных матриц, содержащих в верхней нижней половине единичные подматрицы размера Ь и b.

Это существенно ограничивает область применения устройства, Цель изобретения — расширение области применения устройства за счет коррекции модуля ошибок для кодов, не содержащих в информационных модулях проверочных матриц единичных подматри ц.

Поставленная цель достигается тем, что устройство декодирования для коррекции модуля ошибок, содер>кащее блок вычисления синдрома, входы которого соединены с контрольными и информационными входами устройства и первыми входами блока сумматоров по модулю два, первые выходы блока вычисления синдрома соединены с первыми входами блока сравнения, вторыми входами соединенного с выходами блока вычисления частичных синдромов, выходы блока сравнения соединены с первыми входами блока элементов И, выходы которого соединены с вторыми входами блока сумматоров по модулю два, выходы блока сумматоров по модулю два являются выходами устройства, дополнительно содержит блок определения местоположения ошибочных разрядов в модулях, входы которого соединены с вторыми выходами блока вычисления синдрома, а выходы — с входами блока вычисления. частичных синдромов и вторыми входами блок" элементов И.

Предлагаемое устройство позволяет декодировать различные модульные коды как коды с единичными подматрицами в проверочных матрицах, так и без них, что сущест. енно расширяет функциональные возмож ости устройства по контролю ошибок, На фиг. 1 представлена блок-схема устройства; на фиг.2 — проверочная матрица Н > кода (16,8) для коррекции модуля ошибок длины Ь, построенного в поле Галуа с порождающим полиномом Р(Х) =- х +Х+1; на ,, фиг. 3 — реализация блока определения местополо>кения ошибочных разрядов в модулях для кода с проверочной матрицей Н).

Реализация блоков вычисления синдрома, вычисления частичных синдромов сравнения известна. В этих блоках используются элементы И, ИЛИ, НЕ и сумMGTopbl по модулю два.

Устройство декодирования для контроля ошибок содержит блок 1 вычисления синдрома, входы 2 которого соединены с контрольными и информационными входами ус.гройства и первыми входами блока 3 сумматоров по модулю два, первые 4 и вторые 5 выходы блока вычисления синдрома соединены соответственно с первыми входами блока 6 сравнения и входами блока 7 определения местоположения ошибочных разрядов вмодулях,,вторыми входами 8 блок сравнения соединен с выходами блока

9 вычисления частичных синдромов; входы

10 которого соединены с выходами блока определения местоположения ошибочных разрядов в модулях и вторыми входами блока элементов И 11, первые входы 12 блока элементов И соединены с выходами блока сравнения,.а выходы 13 — с вто,:,.:ми входами блока сумматоров по модулю два, выходы 14 которых являются выходами устройства.

1741177

В предложенном устройстве используются проверочная матрица модульного кода, не содержащая в информационных модулях единичных подматриц. В качестве конкретного выполнения на фиг. 2 представлена проверочная матрица Н1 кода (16,8), .задаваемого полиномом P(X) = х +X+1, позволяющая корректировать мо4 дуль ошибок длины b <4. Возможности этого кода по коррекции модуля ошибок известны, поэтому доказательства коррекции кодом модуля ошибок длины Ь в обрабатываемых словах можно не приводить.

В примере конкретного исполнения на фиг. 3 рассматривается реализация блока определения местоположения ошибочных разрядов в модулях для верхних подматриц матрицы Н1.

Устройство работает следующим образом.

Кодовое слово поступает на входы 2 блока 1 вычисления синдрома. На выходах

5 и 4 блока 1 в соответствии с проверочными уравнениями, полученными из матрицы Н, формируются разряды синдрома, S= (31 Я2).

Например, для применяемого кода фиг. 2 эти разряды вычисляются следующим образом;

"С1 = à1+a2+a5+a6+a7+ag

Сг = 32+аз+85+36+87+83+813

S1 ) СЗ = 31+33+84+86+87+38+811

C4 = 31+84+85+86+86+8 12 г С5 = à 1+82+33+35+86+3 13

S2 1 С6 = а1+а2+аз+а4+а7+ав+а14 !

С7 = 82+83+84+85+87+88+315

C8 = 31+32+84+85+88+816 где ас; (0,1) — разряды слова, поступающие на входы 2 Ьлока 1, из них ag-16 являются контрольными, остальные информационными.

Сигналы на выходах 0 блока 7 представляют собой векторы ошибки для каждого информационного модуля и вычисляются по синдрому S1(выход 5 блока 1), а именно

Е =Та - S1,где Tа - — Та (2 -1) — i=Т а представляет собой матрицу размером mxm, построеннуо в поле Галуа 6Г(2П ) Та =(а1 .а а"

Для применяемого кода (фиг. 2).

Е1=Та S1-Та S1, Ег-Т а - S1=

=Та S1.

Допустим, произошла ошибка во втором и третьем разрядах первого модуля, тогда S1 = 1010, S2 = 0001. На выходах 10 блока 7 будут присутствовать сигналы:

1 =Т-11 . $1 = (а14 а13 12 а11 ) . 0

1;0 1

1 .:1, = 1

0 0 .0

1 1 1 ,о о

5 l1 1 1

Ег = T S1=(а" а aÐàÐ) S1 =

I0 1 1 0 1,,1

011 0i

1 1j= OI

1 0 0

Местоположение ошибочного модуля определяется путем вычисления частичных синдромов S; = А Е1 в блоке 9 по сигналам Ei для каждого модуля (сигналы на выходах 10 блока 7) и сравнения в блоке 6 сигналов на выходах 8 блока 9 с синдромом

$2, поступающим с выходов 4 блока 1. Для рассматриваемого кода

1 1 1 0

S1 «Д1. E1="

0 1 1 1 !

1 1.0 1

0 0

0 1

25 - " " 0 0

:01100

011

И 0 0

30ÐàâåíñòâîS1=S2= 0001óêàçûâàåòíà то, что ошибки произошли в первом модуле, а вектор ошибки Е1 = 0110 (информация искажена во втором и третьем разрядах).

Сигналы о векторе с выходов 13 блока 11 поступают на входы блока 3, где происходит коррекция в ошибочном модуле считываемой из входов 2 информации. Исправленная информация поступает на выходы 14 устройства.

При ошибках в проверочных разрядах на выходах 13 блока 11 будут нулевые сигналы и информация с входов 2 поступит без изменения на выходы 14 устройства. Если в качестве верхних информационных подматриц в матрице Н используются единичные подматрицы, то сигналы с входа 5 блока 7 проходят без изменения на выход 10. В дальнейшем схема работает аналогично описанному.

Технико-экономические преимущество предложенного устройства декодирования для контроля модуля ошибок по сравнению с прототипом заключаются в расширении функциональных возможностей устройства по контролю ошибок. А именно; известное устройство позволяет исправить модуль ошибок длины Ь с помощью кодов, содержащих в проверочной матрице единичные подматрицы размером b х Ь, тогда как предложенное устройство — как с помощью кодов,.задаваемых матрицей Н с единичны1741177 ми подматрицами в информационных модулях, так и без них. Таким образом, предложенное устройство обладает более широкими возможностями по контролю модульных ошибок.

Формула изобретения

Устройство декодирования для коррекции модуля ошибок, содержащее блок вычисления синдрома, блок сумматоров по модулю два, блок сравнения, блок вычисления частичных синдромов, блок элементов

И, выходы которого соединены с входами первой группы блока сумматоров по модулю два, выходы которого являются информационными выходами устройства, входы первой и второй групп блока вычисления синдрома соединены соответственно с входами второй и третьей групп блока сумматоров по модулю два и являются контрольными и информационными входа7 1 7 7 (. 7 6 (5 Ф 13 /Р / О ) 10 4

1 у (13 12 11 10 ч 5 (4

« o I < ппппппп и soooooo о пп ппопо

110 f 0 0010000 foo попо поп п <о попоо оо o I nnnoon o оп опооооо

«оо

0f 10

f0 1

10 01

fff0

11f f

Offf

gfD7 ми устройства, выходы первой группы блока вычисления синдрома соединены с входами первой группы блока сравнения, входы второй группы которого соединены соответст5 венно с выходами блока вычисления частичных синдромов, выходы блока сравнения соединены с входами первой группы блока элементов И, о т л и ч а ю щ е е с я тем, что, с целью расширения области примене10 ния устройства за счет коррекции модуля ошибок для кодов, не содержащих в информационных модулях проверочных матриц единичных подматриц, в него введен блок определения местоположения ошибочных

15 разрядов в модулях, входы которого соединены с выходами второй группы блока вычисления синдрома, а выходы первой и второй групп — соответственно с входами второй групп ы блока элементов И и входами

20 блока вычисления частичных синдромов соответственно, 1741177

40

50

Редактор М, Бандура

Подписное

Заказ 2088 Тираж тк ытиям и и ГКНТ СССР

ВНИИПИ Государственного комитета по изобретениям и открытиям при

113035, Москва, Ж-35, Раушская наб„4/5

Производственно-издательский комбинат "Патент", r. Ужгород, ул.Гагарина, 101 2

Составитель М.Лапушкин

Техред М.Моргентал Корректор Н.Ревская