Устройство для определения числа единиц в двоичном коде с контролем

 

Изобретение относится к области автоматики и вычислительной техники и может быть использовано при построении самоконтролйруемых цифровых узлов. Цель изобретения - повышение достоверности определения числа единиц. Устройство содержит m уровней блоков подсчета единиц и элемент И.-.Каждый блок подсчета единиц содержит сумматор, группу элементов НЕ, коммутатор, регистр, узел сравнения, элемент неравнозначности. С помощью сумматоров производится подсчет единиц контролируемого слова и результат запоминается на регистре. По тактовому импульсу коммутатор пропускает на входы сумматоров инвертированное входное число и про-, исходит сравнение Содержимого регистра с новым результатом подсчета числа единиц. Если два результата инверсны, устройство работает правильно. 2 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (я)5 G 06 F 11/98

ГОСУДАРСТВЕННОЕ ПАТЕНТНОЕ

ВЕДОМСТВО СССР (ГОСПАТЕНТ СССР)

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТО PC КОМУ С В ИДЕТЕЛ ЬСТВУ

1 (21) 4799322/24 (22) 05,03.90 (46) 15.02,93. Вюл. М 6 (71) Ленинградский политехнический институт им. М. И. Калинина (72) lO. А. Курочкин (56) Авторское свидетельство СССР

N. 1275778, кл. M 03 M 7/12, 1984.

Авторское свйдетельство СССР М 1068943, кл. G 06 F 11/08, 1982, (54) УСТРОЙСТВО ДЛЯ ОПРЕДЕЛЕНИЯ

ЧИСЛА ЕДИНИЦ В ДВОИЧНОМ КОДЕ С

КОНТРОЛЕМ (57) Изобретение относится к области автоматики и вычислительной техники и может быть использовано при построении самоконтролйруемых цифровых узлов, Цель изоЙзобретение относится к автоматике и вычислительной технике и может быть исптользовано при построении цифровых узлов повышенноуй надежности. - . Цель изобретения - повышение досто-: верности определения числа единиц, На фиг, 1 приведена функциональная схема устройстве; на фиг. 2 — функциональная схема блока подсчета единиц.

Устройство (фиг. 1) содержит m уровней блоков 1 подсчета единиц, первый информационный вход 2 блока 1, тактовый вход 3 устройства, второй информационный вход 4 блока 1, установочный вход 5 устройства, выходы 6, 7 неисправности и переноса блока 1 соответственно, информационный выход 8 блока 1, вход 9 задания режима работы блока 1, информационный вход 10 устройст„„Я2„„1795460 А1 бретения — повышение достоверности определения числа единиц. Устройство содержит m уровней блоков подсчета единиц и элемент И.,Каждый блок подсчета единиц содержит сумматор, группу элементов НЕ, коммутатор, регистр, узел сравнения, элемент неравнозначности. С помощью сумматоров производится подсчет единиц контролируемого слова и результат запоминается на регистре, По тактовому импульсу коммутатор пропускает на входы сумматоров инвертированное входное. число и про-. исходит сравнение содержимого регистра с новым результатом подсчета числа единиц.

Если два результата инверсны, устройство работает правильно. 2 ил. ва, информационный выход 11 устройства, выход 12 неисправности устройства, эле- . «Д .мент И 13, установочный вход 14 блока 1, с0 тактовый вход 15 блока 1, (Л . Блок 1 подсчета единиц, изображенный р на фйг. 2., содержит регистр 16, узел 17-срав- «р нения, элемент неравнозначности 18, триг. герр 19, группу 20 элементов Н Е, коммутатор, 21; К=З уровней сумматоров 22.

Устройство работает следующим обре- ) зом. ° ае Ф

В первом такте на первые информационные входы 2 блоков 1 первого уровня подается входное слово, на информационном выходе 11 последнего блока 1 первого уров- . ня формируются разряды 2 -2" весовой функции. На выходах 7 переноса блоков 1 первого уровня формируются разряды 2 весовой функции, которые поступают на пер1795460 вые информационные входы 2 блоков 1 второго уровня, и т.д, По положительному переходу тактового сигнала ТИ на тактовом входе 3 устройства блоки 1 фиксируют значение своих выходных сигналов, действующих в первом такте.

Во втором такте за счет смены сигналов на входах 9 задания режима работы инвертируются входные сигналы на входах сумматоров 22 блоков 1 первого уровня. Входы 9 задания режима работы блоков 1 последующих уровней подключены к шине нулевого потенциала устройства, поэтому эти блоки 1 не инвертируют сигналы, поступающие на первые информационные входы 2.

При исправности блоков 1 предыдущих уровней инверсия на входах блоков I последующих уровней получается автоматически.

Этим обусловлено зануление входов 9 блоков 1 всех уровней, кроме первого. Иначе имела бы место двойная инверсия сигналов на входах 2 этих блоков 1 и режим проверки нельзя было бы осуществить.

Если в предыдущих блоках 1 ошибок не было, то сигналы на входах 2 любого из последующих блоков примут инверсное значение. При этом все свободные разряды первых и вторых информационных входов 2, 4 первых блоков 1 всех уровней соединены с тактовым входом 3 устройства, смена сигналов которого обеспечивает условные инвертирования выходных сигналов блоков 1, если они работают безошибочно.

Неисправность некоторого блока 1 ведет к ошибке сравнения выходных сигналов двух тактов его работы. Эта ошибка распространяется на все последующие блоки, На выходах 6 заданных блоков 1 устанавливается нулевой сигнал, поступающий на выход

12 неисправности устройства через элемент

И 13. Поиск неисправности сводится к определению блока 1 с нулевым сигналом на выходе 6, для которого все предыдущие блоки 1 имели единичный сигнал на этом выходе.

Рассмотрим работу блока 1 подсчета единиц, Основной функциональной частью этого блока является группа сумматоров 22.

Функции суммы и переноса полного сумматора являются самодвойственными, поэтому инверсией входных сигналов можно обнаружить любые константные неисправности на входах и выходах сумматора. Данное свойство сохраняется и для матрицы сумматоров в целом, Проведенный анализ показал, что для некоторых схем сумматоров обнаруживаются и все константные неисправности промежуточных логических элементов. Константные неисправности группы элементов НЕ 20 и коммутатора 21 приводят к нарушению инверсии входных переменных во втором также работы, что такое может быть обнаружено средствами контроля.

В первом такте данные с входов 2 через коммутатор 21 поступают на входы первой линейки сумматоров 22, одновременно на входы 4 подаются данные от блока 1, стоящего слева (или "нули", если рассматрива"0 емый блок является первым блоком 1 уровня). С выходов последних сумматоров

22 линеек код веса поступает на выходы 8 и условиях отсутствия ошибок выходные сигналы второго такта инверсны выходным сигналам первого такта.

Узел 17 сравнения сравнивает вектор, записанный на регистре 16 в первом такте, 30 с вектором на выходах сумматоров 22 последнего столбца блока, полученным во втором такте. Пусть в первом такте имеем вектор Vi=D3D2D1DO, а во втором, если нет

35 ошибок, вектор V2=03D2D

Если каждый разряд вектора V2 инверсен соответствующему разряду вектора V>, 40 то на выходах узла 17 сравнения имеем наборы 01 или 10, иначе — сигналы 00 или 11, Обнаружение ошибки вызывает установку триггера 19 по спаду. сигнала ТИ в нулевое состояние и формирование нулево45 го сигнала на контрольном выходе 6 блока, t.

Определим число m уровней устройства в зависимости от числа и разрядов информационного входа 10 устройства и числа

50 разрядов 8 входа 2 одного блока 1 подсчета единиц. Значение m определяется из неравенства

xm

«1 или и «2 (.- ) Возьмем двоичный логарифм от обоих частей неравенства, откуда получим выход переноса 7. По положительному перепаду сигнала на входе 15 выходные сигна"5 лы записываются на регистр 16.

Во втором также в зависимости от подключения входа 9 данные со входов 2,поступают на матрицу сумматоров либо через группу 20 элементов НЕ, либо без инверсии.

20 В последнем случае полагается, что инвертирование входных сигналов проводит предыдущий блок 1. Сигналы на входах 4 инвертируются либо предыдущим блоком, либо изменением уровня сигнала тактового импульса. При инверсии входных данных в

1795460! п2 и с!m=

К общее число 1 задается выражением:

N=1 — ", +1 2„r + "+1

Примеры;

1) n =64, K=2, m=6/2=3, M=16+4+1=21

2) п=256, К=З, m 8/3=2,66 - m=3.

N=32+4+1=35.

3) n=450, К=З, m =" (!п2450)/3 — m=3, N=57+7+1=65.

Формула изобретения

Устройство для определения числа единиц в двоичном коде с контролем, содержащее m уровней блоков подсчета единиц (m=Iog2n/Iog2b (округлять в большую сторону), где и — разрядность информационного входа устройства, b=2 — разрядность nepk вого информационного входа блока подсчета единиц, k: — разрядность информационного выхода блока подсчета единиц), прием первые информационные входы блоков подсчета единиц первого уровня образуют информационный вход устройства, информационные выходы а блока подсчета единиц всех уровней и выхода переноса блока подсчета единиц m-го уровня образуют информационный выход

ycTpoAcTBB(q-номер уровня, 1 < q< m, ая— число блоков подсчета единиц q-го уровня, ая=п/b (округлять в большую сторону), в каждом !-м уровне блоков подсчета единиц (1 < < m-1) информационный выход j-го блока подсчета единиц соединен с вторым информационным входом (j+1)-го блока подсчета единиц (1 < j < аь1, где а— число блоков подсчета единиц i-ro уровня, а!=и/bi (округлять в большую сторону), выход переноса каждого j-го блока подсчета единиц !-го уровня соединен с соответствующим разрядом первого информационного входа I=j/Ü-го блока подсчета единиц (i+1)го уровня (! округлять в большую сторону), выход переноса ая-го блока подсчета единиц каждого I-го уровня соединен с соответствующим разрядом первого информационного входа ая-го блока подсчета единиц (!+1)-го уровня, о т л и ч а ю щ е ес я тем. что, с целью повышения достоверности определения числа единиц, в устройство введен элемент И, а каждый блок подсчета единиц содержит группу элементов НЕ, коммутатор, регистр, узел сравнения, элемент неравнозначности, триггер и К уровней сумматоров, причем установочные

5 входы всех блоков подсчета единиц подключены к установочному входу устройства, тактовые входы блоков подсчета единиц — к тактовому входу устройства, входы задания режима работы блоков подсчета единиц

10 первого уровня — к тактовому входу устройства, входы задания режима работы блоков подсчета единиц всех уровней, начиная с второго — к шине нулевого потенциала устройства, вторые информационные входы

15 первых блоков подсчета единиц каждого уровня подключены к тактовому входу устройства, выходы неисправности каждого блока подсчета единиц — к соответствующим входам элемента И, выход которого

20 является выходом неисправности устройства, в каждом блоке подсчета единиц управляющий вход коммутатора подключен к входу задания режима работы блока подсчета единиц, в каждом блоке подсчета единиц

25 первый информационный вход коммутатора подключен к первому информационному входу блока подсчета единиц, входы элементов НЕ группы подключены к соответствующим разрядам первого

30 информационного входа блока, подсчета единиц, выходы элементов НЕ группы подключены к соответствующим разрядам второго информационного входа коммутатора; входы первого и второго операндов каждого

35 сумматора первого уровня соединены с соответствующими разрядами информационного выхода коммутатора, выход результата каждого предыдущего сумматора в р-м уровне (1< р < и-1) соединен с входом пере40 носа последующего сумматора, входы первого и второго операндов каждого сумматора (р+1)-го уровня соединены с выходами переноса соответствующих сумматоров р-го уровня, входы переноса первых

45 сумматоров каждого уровня подключены к соответствующим разрядам второго информационного входа блока подсчета единиц, выходы результата 2 -х сумматоров r-x

k-r уровней (1 < r < k) образуют информацион50 ный выход блока подсчета единиц, выходы результата последних сумматоров всех уровней и выход переноса сумматора по.следнего уровня подключены к соответствующим разрядам информационного входа

55 регистра и первого информационного входа узла сравнения, выходы сравнения и несравнения которого соединены с соответствующими входами элемента неравнозначности, выход которого соеди1795460 нен с информационным входом триггера, прямой выход которого является выходом неисправности блока подсчета единиц, выход переноса сумматора К-га уровня является выходом переноса блока подсчета 5 единиц, выход регистра соединен с вторым информационным входом узла сравнения, тактовые входы триггера и регистра подключены к тактовому входу блока подсчета единиц, установочный вход триггера — к установочному входу устройства.

1795460

Составитель В.Гречнев

Техред M.Moðãåí Tàë Корректор Н.Слободяник

Редактор

Производственно-издательский комбинат "Патент", г, Ужгород, ул.Гагарина, 101

Заказ 431 Тираж Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., 4/5