Цифровая система передачи и приема сообщений с используемым в линии связи кодом nb(n+1)b

 

Использование: в электросвязи при передаче дискретной информации по волоконно-оптическим линиям. Сущность изобретения: цифровая система передачи и приема сообщений с используемым в линии связи блочным кодом NВ(N+1)В содержит на передающей стороне первый источник цифрового сигнала, первый потребитель синхросигнала источника, прямой и инверсный пороговые элементы, кодовый преобразователь, согласующий блок, блок управления, блок синхронизации, первый и второй счетчики, второй потребитель синхросигнала, схему сравнения, второй источник цифрового сигнала, блок нарушения паритета, а на приемной стороне - согласующий блок, источник логического нуля, первый и второй пороговые элементы, блок управления, блок синхронизации, первый и второй счетчики, первый потребитель синхросигнала, первый и второй потребители цифрового сигнала, второй потребитель синхросигнала. 1 ил.

Изобретение относится к электросвязи и может использоваться при передаче дискретной информации по волоконно-оптическим линиям.

Целью изобретения является снижение избыточности линейного кодирования.

На чертеже представлена структурная электрическая схема устройства.

Цифровая система передачи и приема сообщений содержит на передающей стороне первый источник цифрового сигнала 1, первый потребитель синхросигнала источника 2, прямой и инверсный пороговые элементы 3, 4, кодовый преобразователь 5, согласующий блок 6, блок управления 7, блок синхронизации 8, первый и второй счетчики 9 и 10, второй потребитель синхросигнала 11, схему сравнения 12, второй источник цифрового сигнала 13, блок нарушения паритета 14, а на приемной стороне - согласующий блок 15, источник логического нуля 16, первый и второй прямые пороговые элементы 17, 18, блок управления 19, блок синхронизации 20, первый и второй счетчики 21, 22, первый потребитель синхросигнала 23, первый и второй потребители цифрового сигнала 25, второй потребитель синхросигнала 26.

Устройство работает следующим образом.

После включения питания импульс начальной установки заблокирует в блоке синхронизации 8 частоты, выдаваемые источникам цифровых сигналов, в это время в регистр кодопреобразователя 5 запишутся нули, а в информационный триггер - единица, которая для приемной части будет признаком начала работы. Триггер управления мультиплексором кодопреобразователя 5 установится в такое положение, при котором мультиплексор будет выдавать в канал нули. За время длительности импульса начальной установки счетчик прямого порогового элемента 3 обнулится, а счетчик инверсного порогового элемента 4 загрузит по входу параллельной загрузки в младший разряд. Этим отличаются прямой пороговый элемент 3 от инверсного элемента 4, в остальном они идентичны. Описание работы идет для случая, когда прямое слово дополняется нулем в (n+1) разряде, а инверсное - единицей.

Обнуляются через входы параллельной загрузки и счетчики 9,10 аккумуляторов диспаритетности. По окончании импульса начальной установки блок синхронизации 8 начинает выдавать синхроимпульсы потребителям синхросигналов источников 2, 11 и информация поступает на передающую часть. Если в качестве примера взять код 5В6В, то дешифраторы пороговых элементов 3, 4 настроены на 3, т. е. импульсы с их первых выходов будут проходить на счетчики 9, 10 лишь после того, как счетчики пороговых ячеек досчитают до трех. С вторых выходов ячеек счетчиков 9, 10 будут поступать через блок управления потенциалы управления реверсом счетчиков 9, 10 аккумуляторов диспаритетности. После приема пяти бит информации от первого источника цифрового сигнала 1 на схеме сравнения 12 происходит сравнение накопленных сумм диспаритетности первого 9 и второго 10 счетчиков аккумуляторов диспаритетностей и, если сумма первого не превышает сумму второго, то во второй перезаписывается по входам параллельной загрузки содержимое первого счетчика. Если сумма первого превышает сумму второго, то первый счетчик 9 перегрузится содержимым второго счетчика 10. Это происходит, если на выходе второго источника цифрового сигнала 13 установился неактивный уровень (ноль). Если поступила единица, то триггер управления мультиплексором блока нарушения паритета 14 переключит выход мультиплексора на инверсный канал и загрузка счетчиков аккумуляторов диспаритетности 9, 10 произойдет наоборот. В зависимости от загрузки счетчиков триггер управления мультиплексором кодопреобразователя 5 получает сигналы управления из блока управления 7 и подключает к каналу либо прямой, либо инверсный выход информационного регистра.

На приемной стороне в блоке синхронизации 20 собраны схемы тактовой подстройки частоты с помощью фиксатора переходов уровней входной информационной последовательности, который с помощью Т-триггера и генераторов, управляемых напряжением, осуществляет слежение за фазой приходящей тактовой частоты. В блоке синхронизации 20 также собрана схема начальной установки по информации.

Импульс начальной установки по питанию приводит триггеры в исходное состояние. Когда передающая часть выключена, из канала приходят нули. Счетчик просчитывает количество нулей и дешифратор установки через 30 нулей, устанавливает триггер начальной информационной установки в активное состояние, до этого момента счетчики прямых пороговых ячеек 16, 18 обнуляются. По заднему фронту отрицательного импульса начальной информационной установки обнулится счетчик первого аккумулятора диспаритетности 21, через шесть тактов после этого обнулится и счетчик 22 второго аккумулятора диспаритетности. После появления первой единицы в канале происходит блочная синхронизация счетчика цикла блока синхронизации 20, сбрасывается активный уровень начальной информационной установки. Приемная часть начинает работать в информационном режиме. После расчета диспаритетностей прямого канала в счетчике 21 первого аккумулятора диспаритетности и инверсного канала во втором счетчике 22 происходит сравнение в схеме сравнения блока управления 19 и, если сумма в первом счетчике больше, то во второй приемник цифрового сигнала 25 поступает единица, если нет - то ноль.

Шестой бит канальной информации всегда пишется в триггер управления мультиплексором блока управления 19, он подключает прямой или инверсный выходы сдвигового регистра к выходу мультиплексора для выдачи информации первому потребителю цифрового сигнала 24.

Использование предлагаемого устройства позволяет по сравнению с прототипом снизить избыточность линейного кодирования, т. е. за определенное количество бит, переданных в канал, передать большее количество бит информации, что позволит передавать служебную информацию без дополнительного оборудования для служебных каналов связи.

Формула изобретения

ЦИФРОВАЯ СИСТЕМА ПЕРЕДАЧИ И ПРИЕМА СООБЩЕНИЙ С ИСПОЛЬЗУЕМЫМ В ЛИНИИ СВЯЗИ КОДОМ NB(N+1)B, где n = 1, 2, 3, . . . , n, содержащая на передающей стороне первый источник цифрового сигнала, первый потребитель синхросигнала источника, блок управления, блок синхронизации, первый кодовый преобразователь, согласующий блок, а на приемной стороне - согласующий блок, блок синхронизации, блок управления, потребитель цифрового сигнала и потребитель синхросигнала, отличающаяся тем, что, с целью снижения избыточности линейного кодирования, на передающей стороне введены второй источник цифрового сигнала, второй потребитель синхросигнала источника, второй счетчик, блок сравнения, блок нарушения паритета, прямой и инверсный пороговые элементы, причем первый выход первого источника цифрового сигнала соединен с первыми входами прямого порогового элемента и кодового преобразователя, второй выход первого источника цифрового сигнала соединен с первым входом инверсного порогового элемента, второй вход которого соединен с первым выходом блока синхронизации, вторыми входами прямого порогового элемента и кодового преобразователя, входом первого потребителя синхросигнала, третий вход прямого порогового элемента соединен с вторым выходом блока синхронизации, третьим входом инверсного порогового элемента, четвертый вход которого соединен с третьим выходом блока синхронизации, четвертыми входами прямого порогового элемента, с первыми входами первого и второго счетчиков, первым входом блока нарушения паритета, второй вход которого соединен с четвертым выходом блока синхронизации и первым входом блока управления, второй вход которого соединен с пятым выходом блока синхронизации и третьим входом кодового преобразователя, четвертый вход которого соединен с шестым выходом блока синхронизации, седьмой выход которого соединен с входом второго потребителя синхросигнала источника, третьим входом блока нарушения паритета, четвертый вход которого соединен с выходом второго источника цифрового сигнала, а первый и второй выходы блока нарушения паритета соединены с третьим и четвертым входами блока управления соответственно, первый и второй выходы прямого порогового элемента соединены соответственно с пятым и шестым входами блока управления, первый и второй выходы инверсного порогового элемента - с седьмым и восьмым входами блока управления соответственно, первый и второй выходы блока управления - с вторым и третьим входами первого счетчика, n четвертых входов которого соединены с n первыми выходами блока управления, второй и третий выходы которого соединены с вторым и третьим входами второго счетчика, n четвертых входов которого соединены с n четвертыми выходами блока управления, n выходов первого счетчика соединены с n первыми входами схемы сравнения, с n девятыми входами блока управления, n выходов второго счетчика соединены с n десятыми входами блока управления, n вторыми входами схемы сравнения, выход которой соединен с пятым входом блока нарушения паритета, одиннадцатый и двенадцатый выходы блока управления соединены с пятым и шестым входами кодового преобразователя соответственно, выход кодового преобразователя соединен с входом согласующего блока, а на приемной стороне введены первый и второй прямые пороговые элементы, источник логического нуля, первый и второй счетчики, второй потребитель цифрового сигнала, второй потребитель синхросигнала, причем первый выход согласующего блока соединен с первым входом первого прямого порогового элемента, первым входом блока управления, второй и третий входы которого соединены с первым и вторым выходами первого прямого порогового элемента соответственно, второй вход которой соединен с первым выходом блока синхронизации, первым входом второго прямого порогового элемента, второй вход которого соединен с вторым выходом согласующего блока, выход источника логического нуля соединен с третьими входами первого и второго прямых пороговых элементов, четвертые входы которых соединены с вторым выходом блока синхронизации, третий выход которого соединен с четвертым входом блока управления, пятый и шестой входы которого соединены с первым и вторым выходами второго прямого порогового элемента, четвертый выход блока синхронизации соединен с входом первого потребителя синхросигнала, седьмым входом блока управления, n восьмых входов которого соединены с n выходами первого счетчика, n первыми входами второго счетчика, n выходов которого соединены с n девятыми входами блока управления, первый и второй выходы которого соединены с первым и вторым входами первого счетчика соответственно, третий и четвертый выходы блока управления соединены с вторым и третьим входами второго счетчика соответственно, четвертый вход которого соединен с пятым выходом блока синхронизации, шестой выход которого соединен с входом второго потребителя синхросигнала, пятый и шестой выходы блока управления соединены с входами первого и второго потребителей цифрового сигнала соответственно.

РИСУНКИ

Рисунок 1