Двоичный вычитатель

Изобретение относится к двоичныму вычитателю, который формирует двоичный код разности двух двоичных чисел, задаваемых двоичными сигналами, а также формирования бита, определяющего ее знак. Технический результат заключается в обеспечении обработки трехразрядных двоичных чисел. Двоичный вычитатель содержит шесть элементов НЕ (11, …, 16), восемь элементов ИСКЛЮЧАЮЩЕЕ ИЛИ (21, …, 28) и шесть элементов И (31, …, 36). 1 ил., 1 табл.

 

Изобретение относится к вычислительной технике и может быть использовано для построения средств автоматики, функциональных узлов систем управления и др.

Известны двоичные вычитатели (см., например, рис. 9.11в на стр. 220 в книге Токхейм Р. Основы цифровой электроники. М.: Мир, 1988 г.), которые могут быть использованы для формирования двоичного кода разности двух одноразрядных двоичных чисел, задаваемых двоичными сигналами, и формирования бита, определяющего ее знак.

К причине, препятствующей достижению указанного ниже технического результата при использовании известных двоичных вычитателей, относятся элементный базис, образованный логическими элементами четырех типов, и ограниченные функциональные возможности, обусловленные тем, что не допускается обработка трехразрядных двоичных чисел.

Наиболее близким устройством того же назначения к заявленному изобретению по совокупности признаков является принятый за прототип двоичный вычитатель (рис. 9.9б на стр. 219 в книге Токхейм Р. Основы цифровой электроники. М.: Мир, 1988 г.), который содержит элемент И, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, элемент НЕ и формирует двоичный код разности двух одноразрядных двоичных чисел, задаваемых двоичными сигналами, и бит, определяющий ее знак.

К причине, препятствующей достижению указанного ниже технического результата при использовании прототипа, относятся ограниченные функциональные возможности, обусловленные тем, что не допускается обработка трехразрядных двоичных чисел.

Техническим результатом изобретения является расширение функциональных возможностей за счет обеспечения формирования двоичного кода разности двух трехразрядных двоичных чисел, задаваемых двоичными сигналами, и формирования бита, определяющего ее знак, при сохранении элементного базиса прототипа.

Указанный технический результат при осуществлении изобретения достигается тем, что в двоичном вычитателе, содержащем элемент И, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, элемент НЕ, особенность заключается в том, что в него дополнительно введены семь элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, пять элементов НЕ и пять элементов И, причем первый, второй входы i-го элемента ИСКЛЮЧАЮЩЕЕ ИЛИ и второй вход i-го элемента И соединены соответственно с первым входом i-го элемента И, входом и выходом i-го элемента НЕ, первый, второй входы j-го (j∈{4,5}) и первый, второй входы k-го (k∈{6,8}) элементов ИСКЛЮЧАЮЩЕЕ ИЛИ соединены соответственно с выходами (j-3)-го элемента И, (j-2)-го элемента ИСКЛЮЧАЮЩЕЕ ИЛИ и выходами (k-2)-го элемента И, (k-1)-го элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, а первый, второй входы седьмого и первый, второй входы r-го элементов ИСКЛЮЧАЮЩЕЕ ИЛИ соединены соответственно с выходами пятого, третьего элементов И и r-м, (3+r)-м входами двоичного вычитателя, первый, второй, третий и четвертый выходы которого образованы соответственно выходами первого, четвертого, шестого и восьмого элементов ИСКЛЮЧАЮЩЕЕ ИЛИ.

На чертеже представлена схема предлагаемого двоичного вычитателя.

Двоичный вычитатель содержит элементы НЕ 11, …, 16, элементы ИСКЛЮЧАЮЩЕЕ ИЛИ 21, …, 28, элементы И 31, …, 36, причем первый, второй входы элемента 2i и второй вход элемента 3i соединены соответственно с первым входом элемента 3i, входом и выходом элемента 1i, первый, второй входы элемента 2j (j∈{4,5}) и первый, второй входы элемента 2k (k∈{6,8}) соединены соответственно с выходами элементов 3j-3, 2j-2 и 3k-2, 2k-1, а первый, второй входы элемента 27 и первый, второй входы элемента 2r соединены соответственно с выходами элементов 35, 33 и r-м, (3+r)-м входами двоичного вычитателя, первый, второй, третий и четвертый выходы которого образованы соответственно выходами элементов 21, 24, 26 и 28.

Работа предлагаемого двоичного вычитателя осуществляется следующим образом. На его первый, второй, третий и четвертый, пятый, шестой входы подаются соответственно двоичные сигналы b0, b1, b2 ∈ {0,1} и а0, а1, а2 ∈ {0,1}, которые задают трехразрядные двоичные числа B=b2b1b0, А=а2а1а0 так, что а2, b2 и а0, b0 есть старшие и младшие разряды соответственно. В приведенной ниже таблице указаны значения действующих на выходах предлагаемого вычитателя сигналов d0, d1, d2, s для всех возможных наборов значений сигналов a0, a1, a2, b0, b1, b2.

Таким образом, на выходах предлагаемого вычитателя получим трехразрядное двоичное число D=d2d1d0=А-В и бит s, определяющий его знак, причем если А≥В, то s=0, если А<В, то s=1 и разность D представлена в дополнительном коде.

Вышеизложенные сведения позволяют сделать вывод, что предлагаемый двоичный вычитатель построен в элементном базисе прототипа и обладает более широкими по сравнению с прототипом функциональными возможностями, поскольку обеспечивает обработку трехразрядных двоичных чисел.

Двоичный вычитатель, содержащий элемент И, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, элемент НЕ, отличающийся тем, что в него дополнительно введены семь элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, пять элементов НЕ и пять элементов И, причем первый, второй входы i-го элемента ИСКЛЮЧАЮЩЕЕ ИЛИ и второй вход i-го элемента И соединены соответственно с первым входом i-го элемента И, входом и выходом i-го элемента НЕ, первый, второй входы j-го (j∈{4,5}) и первый, второй входы k-го (k∈{6,8}) элементов ИСКЛЮЧАЮЩЕЕ ИЛИ соединены соответственно с выходами (j-3)-го элемента И, (j-2)-го элемента ИСКЛЮЧАЮЩЕЕ ИЛИ и выходами (k-2)-го элемента И, (k-1)-го элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, а первый, второй входы седьмого и первый, второй входы r-го элементов ИСКЛЮЧАЮЩЕЕ ИЛИ соединены соответственно с выходами пятого, третьего элементов И и r-м, (3+r)-м входами двоичного вычитателя, первый, второй, третий и четвертый выходы которого образованы соответственно выходами первого, четвертого, шестого и восьмого элементов ИСКЛЮЧАЮЩЕЕ ИЛИ.



 

Похожие патенты:

Изобретение предназначено для реализации логических функций и может быть использовано в системах цифровой вычислительной техники как средство обработки двоичных кодов.

Изобретение относится к области вычислительной техники, автоматики и может использоваться в различных цифровых структурах и системах автоматического управления, передачи информации.

Изобретение относится к автоматике и вычислительной технике и может использоваться для построения функциональных узлов аналоговых вычислительных машин. .

Изобретение относится к автоматике и вычислительной технике и может быть использовано в цифровых устройствах. .

Изобретение относится к электроизмерениям, автоматике, импульсной, преобразовательной и др.технике и может быть использовано в качестве многофункционального устройства, например, сравнение фаз или напряжений, или длительностей, или формирователей в интегральном исполнении.

Изобретение относится к микроэлектронике, в частности к применению оптоэлектронных элементов в качестве логических устройств. .

Изобретение относится к импульсной технике и предназначено для формирования на выходе сигнала определенной полярности только в тех случаях, когда на его входах имеются логические сигналы - напряжение одной полярности.

Изобретение относится к вычислительной технике. Технический результат заключается в упрощении двоичного вычитателя.

Группа изобретений относится к устройствам цифровой вычислительной техники, в частности к недвоичной схемотехнике, и предназначена для создания цифровых устройств троичной логики.

Изобретение относится к устройствам обработки цифровых данных для сложения или вычитания и может быть использовано в устройствах вычислительной техники и систем управления.

Изобретение относится к вычислительной технике и может быть использовано для построения надежных, портативных, многоразрядных, быстродействующих сумматоров, построенных по схеме «Манчестерская цепь переноса» (Manchester Carry Chain).

Изобретение относится к вычислительной технике и может быть использовано для построения надежных, портативных, многоразрядных, быстродействующих сумматоров, построенных по схеме «Манчестерская цепь переноса» (Manchester Carry Chain).

Изобретение относится к вычислительной технике, предназначено для суммирования двоичных чисел и может быть использовано в системах передачи и обработки информации для цифровой обработки сигналов, при решении комбинаторных задач.

Изобретение относится к вычислительной технике и может использоваться в системах автоматического регулирования, автокомпенсаторах, в которых требуется получить результат накопления с помощью алгебраического сложения большого количества двоичных чисел.

Изобретение относится к вычислительной технике и может быть использовано в цифровых вычислительных устройствах, а также в устройствах цифровой обработки сигналов и в криптографических приложениях.

Изобретение относится к области цифровой вычислительной техники и автоматики и может быть использовано для сложения двоичных кодов. Техническим результатом является повышение быстродействия.

Изобретение относится к вычислительной технике и может быть использовано в арифметических сумматорах для выполнения операций суммирования над числами в двоичном коде. Технический результат заключается в сокращении объема оборудования и, как следствие, уменьшении энергопотребления за счет исключения одного n/2-разрядного двухвходового мультиплексора, одного одноразрядного двухвходового мультиплексора, одного n/2-разрядного сумматора и введения одного (n/2+1)-разрядного полусумматора. Сущность изобретения заключается в реализации следующего способа суммирования n-разрядных чисел А и В. Имея n-разрядный сумматор, делят его на 2 равные n/2-разрядные группы. На одном n/2-разрядном сумматоре суммируют младшие поля операндов Амл и Вмл, на втором n/2-разрядном сумматоре суммируют старшие поля операндов Аст и Вст при условии, что перенос на Cin2 на втором n/2-разрядном сумматоре равен «0». 1 ил.
Наверх