Параллельный счетчик единиц

Авторы патента:

Андреев Дмитрий Васильевич (RU)

G06F7/38 - способы и устройства для выполнения математических операций только над машинными числами, например в двоичном, троичном, десятичном представлении

Владельцы патента RU 2760252:

федеральное государственное бюджетное образовательное учреждение высшего образования "Ульяновский государственный технический университет" (RU)

Изобретение относится к параллельному счетчику. Технический результат заключается в упрощении схемы параллельного счетчика единиц. Счетчик содержит семь элементов исключающее ИЛИ и два элемента И, причем первый, второй входы i-го и выход j-го элементов исключающее ИЛИ соединены соответственно с первым, вторым входами i-го элемента И и вторым входом (j+1)-го элемента исключающее ИЛИ, а первый вход четвертого элемента исключающее ИЛИ соединен с пятым входом параллельного счетчика единиц, при этом в него дополнительно введены пять мажоритарных элементов, (j-2)-й вход k-го мажоритарного элемента, второй вход и выход первого элемента И соединены соответственно с (j-2)-м входом (k+2)-го, выходом седьмого и первым входом второго элементов исключающее ИЛИ, а выход (j-2)-го, выход (i+3)-го мажоритарных элементов и выходы шестого, i-го элементов исключающее ИЛИ соединены соответственно с (6-j)-м входом седьмого, i-м входом i-го элементов исключающее ИЛИ и первым, (i+1)-м выходами параллельного счетчика единиц, (j-2)-й, четвертый, шестой, седьмой, восьмой, девятый входы и четвертый выход которого соединены соответственно с (6-j)-м входом третьего, третьим входом четвертого, третьим, первым входами пятого, третьим, первым входами шестого элементов исключающее ИЛИ и выходом второго элемента И. 1 ил., 3 табл.

Изобретение относится к вычислительной технике и может быть использовано при построении средств автоматики, функциональных узлов систем управления и др.

Известны параллельные счетчики единиц (см., например, патент РФ 2256211, кл. G06F 7/38, 2005 г.), которые содержат элементы И, элементы ИСКЛЮЧАЮЩЕЕ ИЛИ и определяют количество единиц в восьмиразрядном двоичном числе, задаваемом восемью входными двоичными сигналами.

К причине, препятствующей достижению указанного ниже технического результата при использовании известных параллельных счетчиков единиц, относятся ограниченные функциональные возможности и схемная сложность, обусловленные соответственно тем, что не допускается обработка девятиразрядного двоичного числа, задаваемого девятью входными двоичными сигналами, и цена по Квайну схемы, в частности, упомянутого аналога равна 88.

Наиболее близким устройством того же назначения к заявленному изобретению по совокупности признаков является принятый за прототип параллельный счетчик единиц (патент РФ 2260204, кл. G06F 5/00, 2005 г.), который содержит элементы И, элементы ИСКЛЮЧАЮЩЕЕ ИЛИ и определяет количество единиц в восьмиразрядном двоичном числе, задаваемом восемью входными двоичными сигналами.

К причине, препятствующей достижению указанного ниже технического результата при использовании прототипа, относятся ограниченные функциональные возможности и схемная сложность, обусловленные соответственно тем, что не допускается обработка девятиразрядного двоичного числа, задаваемого девятью входными двоичными сигналами, и цена по Квайну схемы прототипа равна 60.

Техническим результатом изобретения является упрощение схемы и расширение функциональных возможностей параллельного счетчика единиц за счет соответственно уменьшения ее цены по Квайну и обеспечения определения количества единиц в девятиразрядном двоичном числе, задаваемом девятью входными двоичными сигналами.

Указанный технический результат при осуществлении изобретения достигается тем, что в параллельном счетчике единиц, содержащем семь элементов ИСКЛЮЧАЮЩЕЕ ИЛИ и два элемента И, первый, второй входы i-го и выход j-го элементов ИСКЛЮЧАЮЩЕЕ ИЛИ соединены соответственно с первым, вторым входами i-го элемента И и вторым входом (j+1)-го элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, а первый вход четвертого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ соединен с пятым входом параллельного счетчика единиц, особенность заключается в том, что в него дополнительно введены пять мажоритарных элементов, (j-2)-й вход k-го мажоритарного элемента, второй вход и выход первого элемента И соединены соответственно с (j-2)-ым входом (k+2)-го, выходом седьмого и первым входом второго элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, а выход (j-2)-го, выход (i+3)-го мажоритарных элементов и выходы шестого, i-го элементов ИСКЛЮЧАЮЩЕЕ ИЛИ соединены соответственно с (6-j)-ым входом седьмого, i-ым входом i-го элементов ИСКЛЮЧАЮЩЕЕ ИЛИ и первым, (i+1)-ым выходами параллельного счетчика единиц, (j-2)-й, четвертый, шестой, седьмой, восьмой, девятый входы и четвертый выход которого соединены соответственно с (6-j)-ым входом третьего, третьим входом четвертого, третьим, первым входами пятого, третьим, первым входами шестого элементов ИСКЛЮЧАЮЩЕЕ ИЛИ и выходом второго элемента И.

На чертеже представлена схема предлагаемого параллельного счетчика единиц.

Параллельный счетчик единиц содержит элементы ИСКЛЮЧАЮЩЕЕ ИЛИ 1₁,…,1₇, элементы И 2₁, 2₂ и мажоритарные элементы 3₁,…,3₅, причем первый, второй входы элемента 1_i и выход элемента 1_j соединены соответственно с первым, вторым входами элемента 2_i и вторым входом элемента 1_j+1, (j-2)-й вход элемента 3_k второй вход и выход элемента 2₁соединены соответственно с (j-2)-ым входом элемента 1_k+2, выходом элемента 1₇ и первым входом элемента 1₂, а выходы элементов 3_j-2, 3_i+3 и 1₆, 1_i соединены соответственно с (6-j)-ым входом элемента 17, i-ым входом элемента 1_i и первым, (i+1)-ым выходами параллельного счетчика единиц, (j-2)-й, (2×j-2)-й, (2×j-1)-й входы и четвертый выход которого соединены соответственно с (6-j)-ым входом элемента 1₃, третьим, первым входами элемента 1_j+1 и выходом элемента 22.

Работа предлагаемого параллельного счетчика единиц осуществляется следующим образом. На его первый,…,девятый входы подаются соответственно двоичные сигналы x₁,…,х₉∈{0,1}, которые задают подлежащее обработке девятиразрядное двоичное число. В представленных ниже табл. 1 (табл. 2) и табл. 3 приведены соответственно значения внутренних сигналов у₁,у₂,у₃ (у₄,у₅,у_б) предлагаемого параллельного счетчика единиц, полученные для всех возможных наборов значений сигналов x₁,…,x₅ (у₁,у₂,у₃,х₆,х₇) и значения его выходных сигналов z₁,…,z₄, полученные для всех возможных наборов значений сигналов у₄,у₅,у₆,х₈,х₉.

Согласно табл. 1, табл. 2, табл. 3 имеем z₁=β₀, z₂=β₁, z₃=β₂, z₄=β₃, где β₃β₂β₁β₀ есть двоичный код количества единиц в девятиразрядном двоичном числе, задаваемом двоичными сигналами х₁,…,х₉.

Вышеизложенные сведения позволяют сделать вывод, что предлагаемый параллельный счетчик единиц обладает более широкими по сравнению с прототипом функциональными возможностями, так как определяет количество единиц в девятиразрядном двоичном числе, задаваемом девятью входными двоичными сигналами. При этом схема предлагаемого параллельного счетчика единиц проще, чем у прототипа, поскольку ее цена по Квайну равна 38.

Параллельный счетчик единиц, содержащий семь элементов исключающее ИЛИ и два элемента И, причем первый, второй входы i-го и выход j-го элементов исключающее ИЛИ соединены соответственно с первым, вторым входами i-го элемента И и вторым входом (j+1)-го элемента исключающее ИЛИ, а первый вход четвертого элемента исключающее ИЛИ соединен с пятым входом параллельного счетчика единиц, отличающийся тем, что в него дополнительно введены пять мажоритарных элементов, (j-2)-й вход k-го мажоритарного элемента, второй вход и выход первого элемента И соединены соответственно с (j-2)-м входом (k+2)-го, выходом седьмого и первым входом второго элементов исключающее ИЛИ, а выход (j-2)-го, выход (i+3)-го мажоритарных элементов и выходы шестого, i-го элементов исключающее ИЛИ соединены соответственно с (6-j)-м входом седьмого, i-м входом i-го элементов исключающее ИЛИ и первым, (i+1)-м выходами параллельного счетчика единиц, (j-2)-й, четвертый, шестой, седьмой, восьмой, девятый входы и четвертый выход которого соединены соответственно с (6-j)-м входом третьего, третьим входом четвертого, третьим, первым входами пятого, третьим, первым входами шестого элементов исключающее ИЛИ и выходом второго элемента И.

Похожие патенты:

Логический модуль // 2758188

Изобретение относится к области вычислительной техники. Техническим результатом изобретения является обеспечение реализации простых симметричных булевых функций.

Логический модуль // 2758187

Изобретение относится к области вычислительной техники. Техническим результатом изобретения является обеспечение реализации простых симметричных булевых функций, зависящих от n аргументов - входных двоичных сигналов, при n=7, и уменьшение относительного показателя схемной глубины.

Пороговый модуль // 2757821

Изобретение относится к области вычислительной техники. Техническим результатом является обеспечение реализации пороговой функции с единичными весами аргументов и порогом три.

Устройство сравнения чисел, представленных в системе остаточных классов // 2751992

Изобретение относится к области вычислительной техники. Техническим результатом является увеличение скорости и точности вычислений сравнения чисел, представленных в системе остаточных классов.

Устройство определения знака числа, представленного в системе остаточных классов // 2747371

Изобретение относится к области вычислительной техники. Техническим результатом является увеличение скорости и точности вычислений определения знака чисел, представленных в системе остаточных классов.

Устройство для оценки степени оптимальности размещения в многопроцессорных кубических циклических системах при направленной передаче информации // 2727555

Изобретение относится к области цифровой вычислительной техники. Технический результат заключается в расширении области применения устройства за счет введения средств для оценки степени оптимальности размещения в многопроцессорных кубических циклических системах.

Умножитель по модулю q // 2713862

Изобретение относится к вычислительной технике. Технический результат заключается в расширении арсенала средств того же назначения.

Цифровой интегратор // 2710990

Изобретение относится к областям радиотехники. Технический результат направлен на повышение точности цифрового интегрирования сигнала по выборке отсчетов заданного объема.

Пороговый модуль // 2704735

Изобретение относится к вычислительной техники. Технический результат заключается в расширении арсенала средств того же назначения.

Сумматор по модулю три // 2703676

Изобретение относится к области цифровой вычислительной техники. Технический результат заключается в упрощении схемы сумматора по модулю три за счет уменьшения ее цены по Квайну и сокращении количества типов логических элементов аппаратурного состава при сохранении функциональных возможностей прототипа.

Параллельный счетчик единиц // 2761103

Изобретение относится к вычислительной технике. Технический результат заключается в расширении функциональных возможностей параллельного счетчика единиц при сохранении глубины схемы прототипа. Параллельный счетчик единиц содержит четыре элемента ИСКЛЮЧАЮЩЕЕ ИЛИ (11, …, 14) и четыре мажоритарных элемента (21, …, 24). За счет указанных элементов и новой схемы их соединения, глубина которой равна 3, обеспечивается определение количества единиц в семиразрядном двоичном числе, задаваемом семью входными двоичными сигналами. 1 ил.