Патент ссср 325612

 

3256! 2

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социалистимеских

Республик

Зависимое от авт. свидетельства М

М. Кл. G 06g 7/18

Заявлено 28Х.1970 (№ 1437288/18-24) с присоединением заявки №

Приоритет

Опубликовано 07.1.1972. Бюллетень ¹ 3

Дата опубликования описания 14.111.1972

Комитет по делам изобретений и открытий при Совете Министр"8

СССР ДК 681.335.713(088.8) Авторы изобретения

О. И. Семенков, Г. В. Римский, 3. П. Катилас и В. А. Берсенев

Институт технической кибернетики АН Белорусской ССР

Заявитель

И НТЕ ГРАТОР

Изобретение относится к области электронной вычислительной техники и может быть использовано в моделирующих, интегрирующих и других устройствах.

Известны интеграторы, содержащие реверсивпые счетчики блоки сравнения, триггеры, логические схемы «И». Однако эти устройства характеризуются сложностью конструкции, высокой стоимостью, сложностью схемы управления и тем, что быстродействие цифро- 10 вых реверсивных счетчиков не может быть большим по сравнению с грани шой частотой используемых в пих транзисторов, а сложность цифровых реверсивных счетчиков затрудняет конструирование параллельных ин- 15 теграторов.

Предлагаемый интегратор отличается от известных тем, что в него введены генератор заполняющих импульсов, блок определения начала и конца интеграции, выполненный а 20 схемах «И», «ИЛИ» и триггере, блоки масштабирования и дифференцирующие элементы, причем выход генератора заполняющих импульсов через схему «И» блока определения начала и конца интеграции подключен ко 25 входам четырех схем «И». При этом управляющие входы двух схем «И» подключены к выходам первого триггера, входы которого соединены с выходами блока сравнения, входы блока сравнения подключены соответственно 30 к источнику входного» выходу реверсивного счетчика, входы которого связаны с иыходамп упомянутых схем «И», управляющие входы двух других схем «11» подключены к выходам второго триггер» и ко входам дифференцпрующпх элементов, входы второго триггера связаны с выходами второго блока сравнения, выходы двух последних схем

«И» связаны со входамп одного реверсивного счетчика через блоки масштабирования, а другого — непосредствен о, причем выход Ilocледнего реверсивного счетчика связан с одним из входов второго блока сравнения, другой вход которого соединен со входом первого блока сравнения, выходы дифференцирующих элементов подключены ко входам схемы «ИЛИ» блока определения начала и конца 1штеграцпи, выход схемы «ИЛИ» связан с нулевым входом триггера блока определения начала и конца интеграц:ш, а выход триггера подключен к управляющему входу схем

«И» того же блока.

Такое построение устройства позволяет повысить точность интегрирования и быстродействие.

На чертеже приведена блок-схема устройства.

Она содержит генератор 1 заполняющих импульсов, схему «И» 2, триггер 8, реверспв325612

2О ный счетчик 4, схемы «И» 5 и 6, триггер 7, блок сравнения 8, входные клеммы 9 и 10, реверсивнгяе счетчики 11 и 12, схемы «И» 13 и 14, триггер 15, блок сравнения 16, схему

«ИЛИ» 17, блоки масштабирования 18 и 19, дифференцирующие элементы 20 и 21 и входные клеммы 22 — 25.

Устройство работает следующим образом.

Перед приходом тактового импульса на клемму. 22 в счетчике 4 слежения за входной величиной установлено начальное положительное значение функции, в счетчике 11 интегральной суммы установлена постоянная интегрирования, а во вспомогательном счетчике

12 установлен «О». Значения величин представляются в счетчиках 4, 11, 12 пропорциональным аналоговым напряжением, знак величины определяет полярность напряжения.

С правой стороны счетчиков расположены входы сложения, с левой — вычитания. Предположим, что в этот момент к клемме 10 приложено напряжение положительной полярности. В этом случае блок сравнения 8 генерирует импульсы, которые поступают на единичный вход триггера 7, открывающего схему

«И» 6. Так как в счетчике 12 установлен «0» и начальное значение функции больше нуля, то блок сравнения 16 генерирует импульсы, поступающие на единичный вход триггера 15.

При этом прекращается поступление импульсов от блока сравнения 8 на единичный вход триггера 7. Триггер 15 открывает схему

«И» 14. С приходом тактового импульса через клемму 22 триггер 3 устанавливается в «1».

Импульсы от генератора заполнения 1 через схему «И» 2 и схемы «И» 6, 14 начинают поступать на входы сложения реверсивпых счетчиков 4 и 12, а также через блок масштабирования 19 на вход сложения счетчика

11 интегральной суммы. Напряжение на выходе счетчиков начинает увеличиваться. После того, как напряжение на выходе счетчика

4 превысит напряжение клеммы 10 на некоторую величину, определяемую конструкцией компараторов блока сравнения и называемую порогом чувствительности компараторов, блок сравнения 8 вырабатывает импульс, поступающий на нулевой вход триггера 7. Состояние триггера 7 изменяется. Импульсы от генератора заполнения 1 проходят через схему «И»

5 на вход вычитания счетчика 4, и напряжение íà его выходе начинает уменьшаться. При достижении порога срабатывания, блок сравнения 8 вырабатывает импульс, поступающий на единичный вход триггера 7. Открывается схема «И» 6, схема «И» 5 закрывается, напряжение на выходе счетчика 4 увеличивается. Напряжение на выходе счетчика 12 также нарастает. После того, как оно сравняется с напряжением счетчика 4, блок сравнения 16 вырабатывает импульс, который по25

60 ступает на нулевой вход триггера 15 и переключает его. Одновременно прекращается поступление импульсов от блока 16 на единичный вход триггера 15. Перепады напряжения при переключении этого триггера дифференцируются дифференцирующими элемента 20 или 21 и поступают через схему «ИЛИ» 17 на нулевой вход триггера 8. После переключения этого триггера схема «И» 2 закрывается; процесс одной интеграции заканчивается. Перед приходом следующего тактового импульса на клемму 22 счетчик 12 разряжается импульсом по входу 25. Дальнейшая работа происходит аналогично с той лишь разницей, что в зависимости от знака рассогласования на входе сравнивающего устройства 8 может быть открыта схема «И» 5 и в зависимости от знака приложенного напряжения может быть открыта схема «И» 18.

Предмет изобретения

Интегратор, содержащий реверсивные счетчики, блоки сравнения, триггеры, логические схемы «И», отличающийся тем, что, с целью повышения быстродействия и уменьшения методической погрешности, в него введены генератор заполняющих импульсов, блок определения начала и конца интеграции, выполненный на схемах «И», «ИЛИ» и триггере, блоки масштабирования и дифференцирующие элементы, причем выход генератора заполняющих импульсов через схему «И» блока определения начала и конца интеграции подключен ко входам четырех схем «И», управляющие входы двух схем «И» подключены к выходам первого триггера, входы которого соединены с выходами блока сравнения, входы блока сравнения подключены соответственно к источнику входного сигнала и выходу реверсивного счетчика, входы которого связаны с выходами упомянутых схем «И», управляющие входы двух других схем «И» подключены к выходам второго триггера и ко входам дифференцирующих элементов, входы второго триггера связаны с выходами второго блока сравнения, выходы двух последних схем «И» соединены со входами одного реверсивного счетчика через блоки масштабирования, а другого — непосредственно, причем выход последнего реверсивного счетчика соединен с одним из входов второго блока сравнения, другой вход которого соединен со входом первого блока сравнения, выходы дифференцирующих элементов подключены ко входам схемы «ИЛИ» блока определения начала и конца интеграции, вход схемы «ИЛИ» связан с нулевым входом триггера блока определения начала и конца интеграции, а выход указанного триггера подклеен к управляющему входу схемы «И» того же блока.

325612

Составитель П. Шелипов

Техред 3. Тараненко Корректор Т. Миронова

Редактор Е. Гончар

Типография, пр. Сапунова, 2

Заказ 321/14 Изд. № 53 Тираж 448 Подписное

ЦНИИПИ Комитета по дедам изобретений и открытий при Совете Министров СССР

Москва, 7К-35, Раушская наб., д. 4/5