Устройство для вычитания двоичных чисел

 

О П И СА Н И Е

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социалистических

Республик

Зависимое от авт. свидетельства №

М. Кл. G 06f 7/50

Заявлено 04.Х1!.1970 (№ 1496877/18-24) с присоединением заявки №вЂ”

Приоритет

Опубликовано 02.11.1972. Бюллетень № 6

Дата опубликования описания 27.III.1972

Комитет по делам изобретений и открытий при Совете Министров

СССР

УДК 681.325.5(088.8) Авторы изобретения

В. С. Санько, В. С. Бородин и Л. В. Каткова

Заявитель

УСТРОЙСТВО ДЛЯ ВЪ|ЧИТАНИЯ ДВОИЧНЫХ ЧИСЕЛ

32 16 8 4 2 1

A=1 0 1 l 1 0 1 =46, В=О 1 0 1 1 1, =23, Изобретение относится к области вычислительной техники.

Известны устройства для определения разности чисел, следующих старшими разрядами вперед в последовательном коде, в которых производится предварительное реверсирование чисел.

Целью изобретения является создание простого устройства и повышение его быстродействия. 10

Это достигается тем, что устройство для вычитан ия двоичных чисел содержит и последовательно соединенных логических узлов, в каждом из которых первый вход непосредственно соединен с первым входом первой схемы 15

«И» и через инвертор с первым входом второй схемы «И», a,âòoðoé вход узла — с вторым входом второй схемы «И» и через инвертор с вторым входом первой схемы «И». При этом выходы первой и второй схем И» связаны с 20 соответствующими входами схемы «ИЛИ», выход которой через элемент задержками соединен с первым входом следующего узла, а выход второй схемы «И» — с,вторым входом следующего узла. 25

Принцип действия устройства основан на использовании таких преобразований над уменьшаемым и вычитаемым, в результате которых оба числа изменяются на одинаковую величину, а исковтая .разность в процессе этих 30 преобразований остается неизменной. При выполнении указанных преобразований от уменьшаемого остается число, равное разности двух исходных чисел, а от вычитаемого — нуль.

Пусть имеются два двоичных числа А=45 и В=23, следующих старшими разрядами вперед, в соОтветствии с Обозначенным <<Весом>> кан:дого разряда, Требуется найти разность (т. е.

45 — 23=22) .

Назовем одноименные разряды, содсржащие единицы, «равносильными».

В приведенном примере в каждом пз чисел имеется по два «равносильных» разряда (обведены пунктиром).

Если исключить единицы в «равносильных» разрядах обоих чисел, т. е. заменить их нулямп, иначе говоря уменьшить каждое из исходных чисел на 000101=5, то разность между числами не изменится.

Преобразование по замене единиц в «равносильных» разрядах на нули, не приводящее к изменению разности, для сокращения в дальнейшем будем именовать просто «исключение».

328454

1 0=18, 0 0=36.

А" = 0

ВШ=О

1 1 0 1 0=26, 0 0 1 0 0=4.

В результате выполнения первого преобразования «исключение» получаем два преобразованных чисел Аг и В, А =1 0 1 0 0 0=40, В =0 1 0 0 1 0=18, уже не имеющих «равносильных» разрядов, причем абсолютная величина каждого из них меньше исходных чисел А и B.

Преобразование «исключение» может быть применено вновь и для получения чисел А и В .

Для того, чтобы вновь выполнить преобразование «исключение», чрибавляем вначале к числам А и В по одинаковой величине, например по 18. Получаем новые поеобразованные числа АП=58 и Вп=36, в которых появляется «равносильный» разряд, вследствие чего оказывается возможным второе преобразование «исключение».

А"=1 1 1 0 1 0=40+18=58

В"=1 0 0 1 0 0=18+18=36.

После второго преобразования «исключение» получаем новые преобразованные числа

А" и В", »е имеющие «равносильных» разрядов.

Для того, чтобы к преобразованным числам

А " и В" снова применить «исключение», прибавляем к ним по 4.

Получаем новые преобразованные числаАг и В .

Аv=0 1 1 1 1 0=26+4=30, Вч=0 0 1 0 0 0= 4+4= 8 вновь имеющие «равносильный» разряд.

Снова применяем преобразование «исключение». Получаем новые преобразованные числа Av и В .

А =О 1 0 1 1 0=22, Bv=0 0 0 0 0 0=0.

Рассматривая полученный результат, можно заметить, что второе преобразованное число

В обратилось в нуль, а первое преобразованное число Av оказалось равным искомой разности.

Процесс получения последующих преобразованных чисел например А" и В" из предыдущих А и В, фактически происходит следующим образом.

Число А" определяем путем сложения чисел

А и В, т. е. А =А +В .

Процесс сложения здесь упрощается, так как .в каждом из разрядов суммируемых чисел складываются только «О» и «1» или «О» и «О».

При таком упрощении сложения чисел отпадает необходимость в переносе «1» из разряда в разряд, поэтому сложение может быть заменено операцией дизъюнкции, которую в дальнейшем мы будем называть — «объединение». о

Число В" можно получить путем сдвига числа Вг на один разряд в сторону старших разрядов, т, е.

B =0 1 0 0

В"=1 0 0 1

В соответствии с рассмотренным примером все последующие .преобразования числа Аш—

Av Bm — Bv получим также путем преобразований: «исключение» «объединение» и

«сдвиг».

Таким образом, нахождение разности двоичных чисел сводится к последовательному выполнению трех простых преобразований: «исключение», «объединение» и «сдвиг»,.в результате которых оказывается возможным простым путем получить разность для чисел, следующих старшими разрядами вперед в последовательном коде.

На фиг. 1 изображена схема предлагаемого устройства.

Схема состоит из последовательно соединенных однородных логических узлов 1, П ... И.

На фиг. 2 приведена функциональная схема одного из этих узлов.

Схема узла включает: инверторы 1, логические схемы 2 «И», логическую схему 8 «ИЛИ» и элемент 4 задержки.

Логический узел устройства реализует три операции: «сключение», «объединение» и

«сдвиг».

Инверторы 1 и логические схемы 2 реализуют операцию «исключение», т. е. исключают единицы в одноименных разрядах обоих чисел, логическая схема 8 «ИЛИ» — операцию «объединение», а элемент 4 задержки выполняет операцию сдвига чисел на один разряд.

Операция «исключение» выполняется следующим образом. Двоичные числа, поступающие на входы А и В (А)В), разветвляются и подаются на логические схемы 2 «И» непосредственно и через инверторы 1, как это изображено на фиг. 2.

При одновременном поступлении единиц на оба входа А и В благодаря инверторам, на выходы логических схем «И» наряду с единицами подаются инвертированные символы А и В, в данном случае «нули». Вследствие этого на выходах логических схем «И» единицы отсутствуют.

При разноименных символах на входах А и B на выходе той из логических схем «И» (А или В ) появляется единица, на вход которой она поступает непосредственно.

Операция «объединение» фактически означает сложение таких двух двоичных чисел, у которых отсутствуют единицы в одноименных разрядах. Эта операция реализуется с помощью схемы 8 «ИЛИ». На ее выходе появляется единица, которая поступила на один из ее входов.

Операция «сдвиг» осуществляется с помощью элемента 4 задержки. Все разряды посту328454

Составитель И, Долгушева

Текред Т. Ускова Корректор Н. Шевченко

Редактор И. Грузова

Заказ ббт/6 Изд. № 173 Тираж 448 Подписное

ЦНИИПИ Комитета по делам изобретений и открытий при Совете Министров СССР

Москва, )К-35, Раушская наб., д. 4/5

ТппограФчя, пр. Сапунова, 2 пающих на его вход чисел на выходе задерживаются на один разряд.

Одновременно с посгуплением на вход логической схемы «ИЛИ», число с выхода логической схемы «И» выдается непосредственно на выход узла.

Таким образом, если на вход узла поступает уменьшаемое А и вычитаемое В, то с выхода этого узла снимаются преобразованные числа

В и т;,, которые в свою очередь подаются на входы следующего узла.

Рассмотренные операции повторяются во всех последующих узлах, число которых равно числу разрядов вводимых чисел.

Предмет изобретения

Устройство для вычитания двоичных чисел, представленных последовательным п- разрядным кодом, начиная со старших разрядов, содержащее инверторы, логические схемы «И» и

«ИЛИ» и элементы задержки, отличающееся тем, что, с целью повышения быстродействия устройства, оно содержит и последовательно соединенных логических узлов, в каждом из которых первый вход непосредственно соединен с первым входом первой схемы «И» и через ннвертор с первым входом второй схемы

«И», второй вход узла соединен с вторым входом второй схемы «И» и через инвертор с вторым входом первой схемы «И», выходы первой и второй схем «И» соединены с соответствующими входами схемы «ИЛИ», выход которой через элемент задержки соединен с первым входом следующего узла, выход второй схемы «И» соединен с вторым входом следующего узла.