Союзная iмшшда^'"""йиблиотек^
Сова Советских
Социалистических
Республик
OП ИСАЙ И Е 33I386
ИЗОБРЕТЕН ИЯ
К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ
Зависимое от авт. свидетельства №вЂ” МКл. С 061 7/52
Заявлено 27.Ч1.1969 (Pk 1340300/18-24) с присоединением заявки №вЂ”
Приоритет—
Опубликовано 07.1|1.1972. Бюллетень ¹ 9
Дата опубликования описания 6Х.1972
Комитет по делам изобретений и открытнй ори Совете Министров
СССР
УДК 681.325.57 (088.8) Автор изобретеиия
В. И. Жук
Заявитель
ВСЕСОЮЗНАЯ
r р (Ц|)„|j б .1:: . т бД
БИБЛИО 1C.á
ЦИФРОВОЕ УСТРОЙСТВО ДЛЯ
ВЫЧИСЛЕНИЯ ОБРАТНОЙ ВЕЛИЧИНЫ
Изобретение относится к области цифровой вычислительной техники, в частности к цифровым арифметическим устройствам для вычисления обратной величины итерационным методом с использованием умножения. Аппаратное вычисление обратной величины используется в цифровых арифметических устройствах для реализации операции деления.
В известном цифровом устройстве для вычисления обратной величины аргумента итерационным методом Ньютона с использованием умножения, содержащем входные и выходные регистры, блок управления, дешифраторы множителя, коммутаторы частичных произведений, преобразователь многорядного кода частичных произведений в двухрядный код, сумматор для преобразования этого двухрядного кода в однорядный, блок для определения начального приближения к обратной величине аргумента, в одной итерации требуются два умножения, и, вследствие этого, — большие затраты времени.
Метод Ньютона состоит в вычислении обратной величины делителя по итерационной формуле: у;....I=у; (2 — у„; "), где х — аргумент;
1 у= — — обратная величина;
i — номер итерации.
При i=0, ус — начальное приближение к обратной величине у.
Итерация (1) выполняется в 33нд. дв3.х
5 шагов, требующих по одному умножению., 1-й шаг:
Х; .,=I/; Х () ,=2 — Х; (3
2-й исаг:
10 у,,=у; (4)
Предлагаемое устройство, с целью повышения скорости вычислений, дополнительно содержит квадратор начального приближения и группы клапанов, выход блока определения начального приближения соединен со входом квадратора начального приближения и со входами первой группы клапанов, выход квадратора начального приближения соединен со входом дешифратора множителя, выходы первой и второй групп клапанов соединены со входами преобразователя многорядного кода в двухрядный, выходы которого через третью группу клапанов соединены со входами сумматора, вход младшего разряда которого дополнительно соединен с выходом четвертой группы клапанов, управляющие входы всех групп клапанов соединены с соответствующими выходами блока управления.
Зо Это позволяет уменьшить количество умно331386 (6) (7) 10
25 жений в 1-ой итерации в два раза, т. е. выполнить первую итерацию за один шаг (такт) .
На чертеже представлена блок-схема предлагаемого устройства.
Устройство содержит входные регистры 1 и
2, выходной регист 8, блок 4 управления, дешифраторы 5 множителя, коммутаторы б частичных произведений, преобразователь 7 многорядного кода частичных произведений в двухрядный код, сумматор 8 для преобразования двухрядного кода в однорядный, блок 9 для определения начального приближения уо к обратной величине у аргумента х, квадратор 10 начального приближения к обратной величине (для определения gp ), клапаны ll для подачи дополнительного кода отрицательного удвоенного начального приближения к обратной величине (для подачи величины
4 — 2уо), клапаны 12 для подачи дополнительного кода отрицательной единицы с весом младшего, р-го разряда выходного кода переносов преобразователя 7, клапаны 18 для инвертирования выходов этого преобразователя, клапан 14 для подачи единицы" в младший, и-ый разряд сумматора 8.
Блок 9 установлен на выходе регистра 1.
Квадратор 10.установлен между выходами регистра 1 4ли. блока 9,. с одной стороны, и входами дешифратора 5, с другой (т. е. вход квадратора соединен либо связью 15 с блоком
9, либо связью lб с регистром 1) .
Клапаны 11 и 12 установлены на входе преобразователя 7, информационные входы 17 клапанов 11 соединены с выходом блока 9, На информационных входах 18 клапанов 12 постоян 1о закоммутирован дополнительный код числа — 2- (где р — номер младшего разряда выходного кода переносов преобразователя 7).
Входы 19, 20, 21, 22 управления клапанов
ll, 12, 18, 14 соединены с выходом 28 блока 4, служащим для подачи метки первой итерации.
Входы 24 и 25 регистров 1 и 2 соединены с выходом регистра 8, Вход 2б регистра l служит для,подачп аргумента х>.
Устройство работает следующим образом.
В первой итерации нормализованный аргумент х(1)х) 2 — ) поступает в регистр 1. Блок
9 вырабатывает начальное приближение. уо(1=. уо<2) к обратной величине у по старшим разрядам аргумента х. Квадратор 10 вырабатывает величину gp . При помощи дешифраторов 5 и коммутаторов б в преобразователь
7 подается многорядный код произведения
xgp Кроме того, в указанный преобразователь через клапаны П поступает дополнительный код величины — 2уо, а через клапаны 12 — дополнительный код величины — 2, где р — номер младшего разряда выходного кода Е переносов преобразователя 7.
На выходе преобразователя 7 формируется двухрядный код, один ряд которого является кодом S суммы, а другой — кодом Е переносов. Сумма этих кодов определяется выражением:
4
S+E=хуо + (— 2уо) "+ (— 2 —,)„,. (5) где (— 2уо) . — дополнительный код величины — 2уо, (— 2») o — дополнительный код величины — 2 — .
Для примера положим: (2gp) port=4 — 2уо, (— 2 ) "=4 — 2
Тогда
S+E= (xgp2+4 — 2óp+4 — 2 Pmoe4=
=4+хуо — 2уо — 2 Р . (8)
Коды 5 и Е передаются через инвертирующие клапаны 18 в сумматор 8 в обратном коде:
S=2 — S — 2-", (9) .Е=2 — Š— 2- (10) где n — номер младшего разряда кода S, p — номер младшего разряда кода Е.
Кроме того, через клапан 14 в сумматор 8 поступает величина +2- .
На выходе сумматора 8 формируется величина у по.формуле (11): у =Т+Е+2 " . (11)
Подставив (9) и (10) в (11), получим у =2 — S — 2-"+2 — Š— 2 Р+2
=4 — (5+Е) — 2- (12)
Подставив (8) в (12), получим
gi =4 — (4+хуо — 2уо — 2 " ) — 2
= 2gp — хуо2 = уо (2 — уо х ) . (13)
Выражение (13) соответствует выражению (1).
Полученная величина у поступает в регистр 8. Можно показать, что при взятии дополнений по,формулам (6), (7) и обратных кодов по формулам (9), (10) старшие разряды слева от запятой можно отбросить и в старший разряд (с весом 2 ) величины у, всегда записывать «1», если 1 В 1-ом шаге 2- ой,итерации у из региспра 8 поступает в регистр 2. При помощи дешифратора 5 и коммутаторов б в преобразователь 7 поступает многорядный код произведения ху . Кроме того, через клапаны 12 в преобразователь 7 поступает (— 2 )д На выходе преобразователя 7 формируются коды S и Е, сумма которых будет равна S+E =ху + (— 2--Р ) дон, (14) где (— 2 ") " =2 — 2 — . (15) Коды S и Е передаются через инвертирующие клапаны 18 в сумматор 8 в обратном коде: S=2 — S — 2 — ", (9) Е =. 2 — Š— 2 (10) Через клапан 14 в сумматор 8 поступает величина +2 На входе сумматора формируется величина R = S+E+2 =2 — S — 2 "+2 — Š— 2 Р— 2 л =4 — (S+E) — 2 =4 — ху — 2+2 л — 2 v =2 — ху . (16) Величина R из сумматора 8 поступает в регистр 8. Во 2-ом шаге 2-ой,итерации R2 из регистра 8 поступает в регистр 1, после чего при помощи дешифраторов 5, коммутаторов б, преобразо331386 вателя 7 и сумматора 8 производится умножение: g2 glR2Результат уя поступает в регистр 3. Для последующих итераций, если они необходимы, требуется вновь организовать прием аргумента х в регистр 1. Таким образом, в первой итерации вместо двух умножений по формулам (2) и (4) производится одно умножение по формуле (5), что позволяет уменьшить общее количество шагов на 1 шаг при этом же начальном приближении уо. С другой стороны, если увеличить на один шаг общее количество шагов, это позволит резко увеличить погрешность начального приолижения и, вследствие этого, уменьшить аппаратурные затраты на получение начального приближения при использовании предлагаемого устройства. Цифровое устройство для вычисления обратной величины аргумента итерационным методом Ньютона, содержащее блок управления, входные регистры, выход первого из которых соединен со входом блока определения начального приближения и через коммутатор Составптсль И. Долгушева Редактор А. Батыгин Техред Л. Евдонов Корректор О. Тюрина Предмет изобретения частичных произведений — со входами преобразователя многорядного кода в двухрядный, выходы второго входного регистра соединены со входами дешифратора множителя, выход которого соединен со входом коммутатора частичных произведений, входы входных регистров соединены с выходами выходного регистра, вход которого соединен с выходом сумматора, отличающееся тем, что, с целью повыше10 ния скорости вычислений, оно дополнительно содержит квадратор начального приближения и группы клапанов, выход блока определения начального приближения соединен со входом квадратора начального приближения и со вхо13 дами первой группы клапанов, выход квадратора начального приближения соединен со входом дешифратора множителя, выходы первой и второй групп клапанов соединены со входами преобразователя многорядного кода 20 в двухрядный, выходы которого через третью группу клапанов соединены со входами сумматора, вход младшего разряда которого дополнительно соединен с выходом четвертой группы клапанов, управляющие входы всех 25 групп клапанов соединены с соответствующи»и выходамн блока управления. Заказ 1462 Изд. No 306 Тираж 448 Подписное IIHHHIIH Комитета по делам изобретений и открытий при Совете Министров СССР Москва, Ж-35, Раушская наб., д. 4/5 Областная типография Костромского управленим по печати
