Арифметическое устройство

 

О П И С А Н И Е 347758

ИЗОЬЕЕтЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советскнк

Соииалнстическнк

Республик

Зависимое от авт. свидетельства М

Заявлено 23.I.1970 (№ 1 397643/18-24) с присоединением заявки ¹

Приоритет

Опубликовано 10.Ч111.1972. Бюллетень ¹ 24

Дата опубликования описания 22 Ч111.1972

М. Кл. G 06f 7,,385

Комитет по делам изобретений н открытий при Совете Министров

СССР

УДК 6 81 325.5(088.8) Лвт зры изобретения

А. В. Аваев, В. С. Новизенцев и М. В. Тяпкин

Заявитель

Б1-1Б1т.1т(..>

АРИФМЕТИЧ ЕСКОЕ УСТРОЙСТВО

Изобретение относится к области вычислительной техники, а именно, к арифметическим устройствам одноадресных вычислительных машин. Известны арифметические устройства (ЛУ), в которых операция сложения выполняется в два этапа: сначала вырабатывается двухрядный код, затем приводятся переносы и п случается окончательный однорядный результат.

Приведение результата после каждой операции обуславливает непроизводительные затраты времени, если в последовательности выполняемых команд встречается несколько следующих друг за другом операций типа сложения, результаты которых не требуется записывать в память.

Цель изобретения — повышение быстродействия.

Цель достигается введением в схему ЛУ специальных цепей, производящих анализ типа операции, следующей за выполняемой в данный момент, и разрешающих выполнение следующей операции до окончания приведения результата выполняемой в данный момент операции в однорядный вид, если операция, следующая за выполняемой, не требует представления результата предыдущей в однорядном коде.

Для этого предлагаемое арифметическое устройство, содержащее входной регистр, соединенный с двухрядным сумматром, выход которого соединен с триггером окончания приведения результата, единичный выход которого соединен со входом схемы «И», блок буфер5 ных регистров команд, выход которого соединен со входом устройства управления операциями, триггер завершения операции, дополнительно содержит дешифратор операций, управляющий триггер и логические схемы «И»

10 и «ИЛИ», второй выход блока буферных регисгров соединен со входом дешифратора операций, выход которого соединен со входом упиравляющего триггера, единичным выходом подключенного ко второму входу первой схе15 мы «И», а нулевым к первому входу второй схемы «И», выходы первой и второй схем «И» соединены со входами схемы «ИЛИ», выход которой соединен со входом триггера завершения операции.

На чертеже представлена блок-схема предлагаемого ЛУ.

Оно содержит двухрядный сумматор 1, входной регистр 2, устройство 8 управления

25 операциями, кодовые шины 4 числа, двухвходовую схему «И» (триггер) 5, триггер 6 завершения операций, триггер 7 окончания приведения, управляющий триггер 8, дешифратор

9 операций, требующих обязательного оконча30 ния приведения, блок 10 буферных регистров

347758

Составитель И. Долгушева

Текред Б. Борисова Корректор Г. Запорожец

Редактор И. Орлова

Заказ 2585/12 Изд. М !126 Тираж 406 Подписное

ЦНИИПИ Комитета по делам изобретений и открытий при Совете Министров СССР

Москва, Я(-35, Раушская наб., д. 415

Типография, пр. Сапунова, 2 предварительной выработки команд, двухвходовую схему «И» 11, схему «ИЛИ» 12.

Работает арифметическое устройство следующим образом.

Если за выполняемой в да1шый момент операцией следует записанная в буферных регистрах 10 арифметическая операция над содержимым сумматора и новым операндом, то эта операция начинается до начала приведения результата выполняемой в данный момент операции, причем эта следующая операция производится над новым операндом и результатом предыдущей операции, представленным в двухрядном коде.

При получении результата текущей операции в двухрядном коде устройство 8 разрешает дешифрацию следующей операции, Если следующая операция требует обязательного приведения (например, операция «Запись», для которой число должно быть представлено в однорядном коде), то триггер 8 устанавливается в положение «1» и дальнейшее выполнение операции происходит так же, как в известном устройстве.

Если вслед за выполняемой следует арифметическая операция типа сложения (вычитания), то триггер 8 остае1ся в состоянии «0», разрешая через схемы 11 и 12 установку в «1» триггера б и начало следующей операции до окончания приведения результата предыдущей.

5 Предмет изобретения

Арифметическое устройство, содержащее входной регистр, соединенный с двухрядным сумматором, выход которого соединен с триг10 гером окончания приведения результата, единичный выход которого соединен со входом схемы «И», блок буферных регистров команд, выход которого соединен со входом устройства управления операциями, триггер заверl5 щения операции, отлича(ащееся тем, что, с целью повышения быстродействия, ено дополнительно содержит дешифратор операций, управляющий триггер и логические схемы «И» и

«ИЛИ», второй выход блока буферных реги20 стров соединен со входом дешифратора операций, выход которого соединен со входом управляющего триггера, единичным выходом подключенного ко второму входу первой схемы «И», а нулевым к первому входу второй

25 схемы «И», выходы первой и второй схем «И» соединены со входами схемы «ИЛИ», выход которой соединен со входом триггера завершения операции.