Всесс-.'оаная^^ат11йу-;-:::::;;'г-5-^[&ийлио гина [

Авторы патента:

Б. М. Мансуров, В. Н. Филатов, В. В. Ильинский, В. И. Гор чев , Д. Якушев

G11C11/40 - транзисторов

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Соеетскйх

Социалистических

Республик

Зависимое от авт. свидетельства № 348162

Заявлено 22.Х11.1969 (№ 1387151. 26-9) с присоединением заявки ¹

Пр иор итет

Опубликовано 181У.1973. Бюллетень № 19

М. Кл. G 1lс 11/40

Комитет по делам изобретений и открмтий при Соеете Мииистроп

СССР

УДК 621.374.32(088.8) Дата опубликования описания 21.VI.1973

Авторы изобретения

Б. М. Мансуров, В. Н. Филатов, В. В, Ильинский, В. И. Горячев и И. Д. Якушев

3 ая витель

ОДНОФАЗНЫЙ ТРИГГЕР

Изобретение относится к области вычислительной техники и может быть использовано в устройствах цифровой обработки информации.

Известен однофазный триггер по авт. св. № 348162, содержащий многоэмиттерный транзистор, двухвходовые схемы «И» и выходной усилитель.

Цель изобретения вЂ” повышение надежности работы однофазного триггера.

Для этого выход триггера соединен с базой транзистора схемы «И», эмиттер транзистора которой подключен к шине тактового входа триггера и к базе транзистора другой схемы

«И», эмиттер транзистора которой подсоединен к шине информационного входа триггера, На чертеже изображена принципиальная схема однофазного триггера.

Триггер содержит схемы «И», выполненные на транзисторах 1 и 2, многоэмиттерный транзистор 3 и выходной усилитель, выполненный на транзисторах 4, 5, б. Выход триггера соединен с базой транзистора 1, эмиттер которого подключен к шине тактового входа триггера и к базе транзистора 2, а эмиттер транзистора 2 подсоединен к шине информационного входа триггера.

Если на тактовый и информационный входы триггера подать уровни логического нуля, транзистор 1 открывается, а транзисторы 2, 4, б закрываются, и на выходе триггера устанавливается уровень логической единицы.

Если на тактовый вход триггера подать уровень логической единицы, а на информационный вход вЂ” уровень логического нуля, то открывается транзистор 2, а транзисторы 1, 4 и б закрываются, а на выходе триггера сохраняется уровень логической единицы. По окончании импульса на информационном входе

10 триггера транзистор 2 закрывается, а транзистор 1 открывается. При этом состояние триггера не изменяется.

Если на тактовый и информационный входы триггера подать уровни логической еди15 ницы, то транзисторы 1 и 2 закрываются, транзистор 4 открывается, на выходе триггера устанавливается уровень логического нуля. В момент окончания импульса на информационном входе триггера транзистор 2

20 закрывается, а транзистор 1 не открывается вследствие низкого уровня напряжения на его базе, поступающего с выхода триггера, и, таким образом, триггер остается в состоянии логического нуля.

Предмет изобретен ия

Однофазпый триггер по авт. св. № 348162, отличающийся тем, что, с целью повышения надежности, выход триггера соединен с базой

30 транзистора схемы «И», эмиттер транзистора

378956

Составитель Г. Челей

Техред 3. Тараненко Корректоры: Е. Давыдкина и H. Луковцева

Редактор Н. Данилович

Заказ 1704/14 Изд. № 449 Тираж 576 Подписное

ЦНИИПИ Комитета по делам изобретений и открытий при Совете Министров СССР

Москва, Ж-35, Раушская наб., д. 4/5

Типография, пр, Сапунова, 2 которой подключен к шине тактового входа триггера и к базе транзистора другой схемы

«И», эмиттер транзистора которой подсоединен к шине информационного входа триггера.

Всесс-.оаная^^ат11йу-;-:::::;;г-5-^[&ийлио гина [

Похожие патенты:

Библиотекл j // 373770

Элемент памяти // 371615

Счетный триггер // 362351

Запоминающий элемент на моп-транзисторах // 358722

Патент 354471 // 354471

Запоминающий элемент // 346750

Полупроводниковый элемент памяти // 344504

Оперативное запоминающее устройство // 344498

Запоминающий элемент на моп-транзисторах // 343308

Интегральная матрица на моп-транзисторах // 342222

Способ изготовления моноп-ячейки памяти, ячейка памяти и матричный накопитель на ее основе // 2105383

Изобретение относится к микроэлектронике и может быть использовано для создания ЭРПЗУ с повышенной информационной плотностью на основе МОНОП-транзисторов, в частности, перепрограммируемых инжекцией горячих носителей заряда

Накопитель запоминающего устройства // 2106022

Изобретение относится к вычислительной технике и может быть использовано для создания постоянных (ПЗУ) и репрограммируемых (РПЗУ) запоминающих устройств повышенной информационной емкости на основе МДП-структур

Цепь усиления напряжения для использования в полупроводниковом запоминающем устройстве // 2138085

Изобретение относится к полупроводниковому запоминающему устройству и, в частности, к цепи усиления напряжения (употребляемый здесь термин "цепь усиления напряжения" имеет тот же смысл, что и "усилительная схема", "цепь выработки усиленного напряжения", "однокаскадная усилительная схема с компенсационной обратной связью" и т.д.) для усиления подаваемого от системы питающего напряжения до желательного уровня усиления напряжения

Динамическая ячейка памяти // 2147772

Конструкция ячейки памяти с вертикально расположенными друг над другом пересечениями // 2156013

Изобретение относится к вычислительной цифровой технике, конкретно к конструкции ячейки памяти с вертикально расположенными друг над другом пересечениями

Способ регенерации для динамических запоминающих устройств с произвольным доступом // 2163035

Изобретение относится к способу регенерации ячеек памяти в динамическом запоминающем устройстве с произвольным доступом и, в частности, к способу, который уменьшает помехи регенерации на напряжении стока динамического запоминающего устройства с произвольным доступом, имеющего КМОП-структуру

Устройство полупроводниковой памяти для достижения высокой производительности и способ расположения в нем сигнальных шин // 2170955

Изобретение относится к устройству полупроводниковой памяти

Генератор накачки с изменяемым числом ступеней // 2172525

Изобретение относится к электронной технике

Запоминающая ячейка статического зупв // 2188465

Изобретение относится к запоминающей ячейке статического ЗУПВ

Схемное устройство с некоторым числом электронных схемных компонентов // 2189082

Изобретение относится к схемному устройству с некоторым числом электронных схемных компонентов, состояние которых может переводится в исходное состояние