Ячейка матричной однородной структуры

 

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

395832

Союз Советских

Социалистических

Республик .

Зависимое от авт. свидетельства №

М. Кл. С 06f 7/00

Заявлено 16.XI.1971 (№ 1715117/18-24) с присоединением заявки №

Приоритет

Опубликовано 28.VIII.1973. Бюллетень ¹ 35

Дата опубликования описания 8.1.1974

Государственный комитет

Совета Министров СССР по делам изобретений и открьпнй

УДК 681.325.65 (088.8) Авторы изобретения И. Д. Сейфулла, Ю. Н. Бутин, Г. А. Копейкин и В. Э. Музыченко

Заявитель

Институт проблем передачи информации АН СССР

ЯЧЕЙКА МАТРИЧНОЙ ОДНОРОДНОЙ СТРУКТУРЫ

Изобретение относится к автоматике и вычислительной технике и предназначено для использования в качестве функционального элемента универсальных и специализированныханных однородных структур (вычислитсльных сред).

Известна ячейка матричной однородной структуры, содержащая два триггера, инверторы и схемы «И» и подключенная к двум информационным и трем настроечным машинам. Матричная однородная структура размером m.n, построенная на таких ячейках, имеет 3m+2n+2 внешних выводов (с учетом шин питания), при этом информационные шины в режиме настройки структуры не используются.

Предложенное устройство отличается от известных тем, что дополнительный настроечный вход соединен со входом дополнительной схемы «И» и через инвертор соединен со входами всех выходных схем «И». вторая ин;формационная шина через дополнительную ,схему «И» соединена со входами всех входных схем «И» обоих триггеров. Это позволяет повысить надежность ячейки и однородной структуры в целом (при реализации их средствами микроэлектроники) за счет уменьшения числа внешних выводов, что достигается использованием информационных шин в режиме настройки структуры.

На чертежс изображена схема устройства.

Устройство содержит информационную шину 1, к которой подключены данная ячейка и все остальные ячейки соответствующей

5 строки матричной однородной структуры; информационную шину 2, к которой подключены данная я чейка и все остальные ячейки

° соответствующего столбца структуры; настрое шую пину 8 общую для всех ячеек дан10 ной строки структуры; дополнительный настроечный вход 4 общий для всех ячеек структуры; пнверторы 5 — 7, дополнительный инвсртор 8, выходные схемы «И» 9 — 11; триггеры 12 и 18 с входными схемами «И»

15 14, 15 и !6, 17 соответственно; дополнительную схему «И» 18.

Работа устройства происходит следующим образом.

При подаче общего настроечного сигнала

20 Ф=1 на вход 4 (режим настройки) структуры нулевой сигнал с инвертора 8 закрывает выходные схемы «И» 9 — 11 и подготавливает к работе схему «И» 18. Настройка ячеек производится координатным способом

25 по столбцам. После выбора настраиваемого столбца на шину 2 подается сигнал «1». Этот сигнал проходит через схему «И» 18 и подготавливаст к работе входные схемы «И» 14—

17. Настроечная информация подается в

30 ячейку по шинам 1 и 8, триггеры устанавли395832

Предмет изобретения

Составитель В. Игнатущенко

Редактор Е. Гончар Техред T. Курилко Корректор Л. Орлова

Заказ 3603 17 Изд. ¹o 061 Тираж 647 Г1одписное

ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий

Москва, К-35, Раушская наб., д. 4, 5

Типография, ир. Сапунова, 2 ваются в необходимое состояние. После окончания настройки подается сигнал @=О, и сигнал «1» с инвертора 8 подготавливает к работе выходные схемы «И» 9 — 11, при этом сигнал Ф=О через схему «И» 18 закрывает входные схемы «И» 14 — 17. Настройка ячеек в этом случае невозможна. В соответствии с кодом настройки, записанным в триггерах

12 и 13, ячейка отрабатывает требуемые логические функции.

Ячейка матричной однородной структуры, содержащая триггеры с входными схемами

«И», входы первых входных схем «И» первого и второго триггеров соединены соответственно с первой информационной и с настроечной шинами, а входы вторых входных схем «И» триггеров соединены с теми же шинами через соответствующие инверторы, 1

l

I

1

1

1

1

I

I

1

I

I выходы триггеров соединены с соответствующими входами выходных схем «И», вход первой выходной схемы «И» через инвертор соединен с первой информационной шиной, с которой непосредственно соединен вход второй выходной схемы «И», вход третьей выходной схемы «И» через инвертор соединен со второй информационной шиной, с которой соединены выходы первой и второй выходных

l0 схем «И», выход третьей выходной схемы

«И» соединен с первой информационной шиной, дополнительные инвер тор, схему «И» и настроечный вход, отличающаяся тем, что, с целью повышения надежности, дополни15 тельный настроечный вход соединен со входом дополнительной схемы «И» и через инвертор соединен со входами всех выходных схем «И», вторая информационная шина черс3 дополнительную схему «И» соединена со

20 входами всех входных схем «И» обоих триггеров.