Устройство для деления

 

" т"

Союз Соввтскик 0 Д Я C А Н И

Сощиалистических

i.394784

ЯЯОБРЕТЕН ИЯ

Республик! !

Ч Кл 6 06f 7!139 !

Зависимое от авт. свидетельства ¹â€”

Заявлено 20.1Ъ .1971 (№ 1649536/18-24) с присоединением заявки ¹ =

Приоритет

Гасударственный комитет

Совета Министров СССР по делам изобретений и открытий

Опубликовано 22.VIII,1973. Бюллетень ¹ 34 i УДК 681,325.5(088,8)

Дата опубликования описания 12.Х11.1979

Авторы изобретения А. А. Кравченко, С. Г. Таранов, О. T. Чигирин и Ю. T. Чигирин

Заявитель

УСТРОЙСТВО ДЛЯ ДЕЛЕНИЯ

Изобретение относится к области вычислительной техники и может быть применено в цифровых электроизмерительных приборах для обработки результатов измерений (выполнение промежуточных операции) .

Известно устройство для деления, содержащее регистр делителя, регистр делимого, счетчик результата, буферный счетчик, логическую схему, триггер со счетным входом и схему определения окончания деления. 7то устройство обладает недостаточной надежностью при делении многоразрядных чисел.

Предложенное устройство отличается тем, что в него дополнительно введены распределитель, дополнительный счетчик н схема определения порядка частного, причем выходы регистров делителя и делимого соединены со схемой определения порядка частного, выход которой подсоединен к распределителю; между распределителем и регистром включен дополнительный счетчик, а второй вход распределителя соединен со счетным входом регистра делителя.

Это позволяет расширить область применения и повысить надежность устройства деления.

Схема предложенного устройства изображена на чертеже.

Устройство содержит регистр делимого 1, регистр делителя 2, буферный счетчик 3, лоQi гическую схему 4, счетчик результата 5, триггер б со счетным входом, схем> 7 определения окончания деления, схему 8 определения порядка частного, дополнительный счетчик 9, распределитель 10.

Работа предложенного устройства состоит в следующем, Число счетных импульсов, поступивших на счетный вход регистра делимого 1 в один

10 цикл вычитания, определяется значением де= лителя. Кроме того, этот ряд импу:IbcoB вычитается из значения делителя, хранящегося в регистре 2, и суммируется в буферном счетчике 3. Когда число в регистре делителя стаi5 нет равным «О», т. е. после окончания первого цикла вычитания делителя пз делимого. срабатывает логическая схема 4. Выходной сигнал логической схемы поступает на счетчик результата 5 и на триггер 6 со счетным входом.

20 При этом триггер со счетным входом переключается и изменяет направление счета в регистре делителя 2 и в буферном счетчике 3, а показания счетчика результата увеличиваются на единицу. Когда число в буферном

25 счетчике 3 станет равным «О», срабатывает логическая схема 4, т. е. окончился второй цикл вычитания делителя из делимого и т. д.

Окончание операции деления определяется схемой 7 по моменту перехода чсрез «О» чис30 ла в регистре делимого 1.

3194784

Предмет изобретения

Составитель Р. Акчурин

Техред T. Курилко

Редактор Б. Нанкина

Корректор А. Степанова

Заказ 3308/3 Изд. № 1828 Тираж 647 Подписное

ЦНИИПИ Государственного комитета Совета Министров СССР по делая изобретений и открытий

Москва, 7К-35, Раушская иаб., 4/5

Типография, пр. Саиунова, 2

В зависимости от порядка делителя и делимого схема 8 определения порядка частного подключает определенное количество разрядов дополнительного счетчика 9 на вход регистра делимого и выдает разрешающий сигнал на распределитель 10, куда поступа|от счетные импульсы с входа 11. С определенного выхода распределителя 10 выдаются счетные импульсы на вход подключенных разрядов дополнительного счетчика 9.

Устройство для деления, содержащее регистр делителя, связанный с первым входом логической схемы, второй вход которой подключен к буферному счетчику, а выход— к счетчику результата и к счетному входу триггера, связанному со входами регистра делителя и буферного счетчика, и регистр делимого, подключенный к схеме определения окончания деления, отличающееся тем, что, с целью расширения области применения и повышения надежности, в него введены распределитель, связанный входом со входами реги10 стра делителя и буферного счетчика, схему определения порядка частного, подключенную первым входом к регистру делителя, вторым входом — к регистру делимого, а выходом— к распределителю, и дополнительный счетчик, 15 связанный входами с распределителем, а выходом — с регистром делимого.

Устройство для деления Устройство для деления 

 

Похожие патенты:

Изобретение относится к радиоэлектронике и может быть использовано в вычислительных устройствах для реализации перемножения страниц операндов с любым сочетанием знаков

Изобретение относится к автоматике и вычислительной технике и может быть использовано в вычислительных машинах и устройствах, функционирующих в системе остаточных классов

Изобретение относится к техническим средствам информатики и вычислительной техники и может быть использовано в высокоскоростных арифметико-логических устройствах, в том числе для вычисления быстрого преобразования Фурье и сверток по методу Винограда

Изобретение относится к цифровым умножителям и предназначено для умножения цифрового сигнала (ЦС) на сигнал в форме периодической волны, преимущественно синусоидальной

Изобретение относится к области вычислительной техники и может быть использовано для построения систем передачи и переработки дискретной информации

Изобретение относится к техническим средствам информатики и вычислительной техники и может быть использовано для синтеза арифметико-логических устройств, для создания быстродействующих и высокопроизводительных цифровых устройств умножения в прямых кодах

Изобретение относится к вычислительной технике и может быть использовано для синтеза арифметико-логических устройств, для создания быстродействующих и высокопроизводительных цифровых систем, выполняющих операцию деления чисел в прямых кодах

Изобретение относится к вычислительной технике и может быть использовано для построения вычислительных систем с повышенной достоверностью выдаваемых данных

Изобретение относится к области устройств обработки, соответствующего программного обеспечения и программных последовательностей, которые выполняют математические операции
Наверх