Патент ссср 402873

 

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

402873

Союз Советск@в

Социалистических

Республик

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Зависимое от авт. свидетельства №

Заявлено 27.VI I.1971 (№ 1685489/18-24) с присоединением заявки ¹

Приоритет

Опубликовано 19.Х.1973. Бюллетень № 42

Дата опубликования описания 2.11 .1974

М. Кл. б 06f 15/36

Государственный комитет

Совета Министров СССР но делам изабретений и открытий

УДК 681.3:519.2(088.8) Автор изобретения

В. С. Гладкий

Морской гидрофизический институт АН Украинской ССР

Заявитель

ЦИФРОВОЙ ЭКСПРЕСС-АНАЛИЗАТОР СЛУЧАЙНЫХ СИГНАЛОВ

Предлагаемый цифровой экспресс-анализатор случайных сигналов относится к области вычислительной техники и может быть использован как в качестве самостоятельного специализированного вычислительного устройства в научно-исследовательской практике, так и в составе комплексных анализаторов в информационно-измерительных системах.

Устройство предназначено для получения числовых характеристик случайных процессов в реальном масштабе времени — первых и вторых моментов, автокорреляционной и взаимокорреляционных функций.

Известный цифровой экспресс-анализатор случайных сигналов, содержащий аналогоцифровой преобразователь, соединенный выходом с первым входом блока вероятностного округления, выход которого подключен к первому входу блока динамической памяти, первый выход которого соединен со входом вероятностного двоичного элемента, датчик равномернораспределенных случайных чисел, блок элементов «И» и преобразователь цифрааналог, имеет невысокое быстродействие.

Цель изобретения состоит в устранении этого недостатка.

У казанная цель достигается тем, что анализатор содержит блок сравнения, к первому входу которого подключен первый выход датчика равномернораспределенных случайных чисел н второй выход блока вероятностного округления, ко второму входу — второй выход блока динамической памяти, а .к выходу— первый вход блока элементов «И», блок управления, выход которого соединен со входом аналого-цифрового преобразователя, со вторым входом блока вероятностного округления и со вторым входом блока динамической памяти, и блок интеграторов, к первому входу

10 которого подключен выход блока управления, к выходу — вход преобразователя цифра-аналог, а ко второму входу — второй вход блока элементов «И», выход блока элементов «И» и выход вероятностного двоичного элемента, 15 второй вход которого соединен со вторым выходом датчика равномернораспределенных случайных чисел.

На чертеже представлена блок-схема предлагаемого экспресс-анализатора.

20 Предлагаемое устройство содержит аналогоцифровой преобразователь 1, датчик 2 равномернораспределенных случайных чисел, блок

3 вероятностного округления, блок управления

4, блок 5 динамической памяти, представляю25 щий собой трн l-разрядных сдвиговых регистра (1 — число точек автокорреляцнонной функции), блок сравнения 6, выполняющий преобразование трех разрядных чисел исходного ряда B носледоьательные коды, являющиеся

30 статистическими отображениями исходных чи492873

30

60 сел, вероятностный двоичный элемент 7 нулевой задержки, . выполняющий статистическое преобразование первого числа ряда, блок 8 элементов «И», представляющий собой l элементов «И», каждая на два входа, служащий для параллельного перемножения первого числа ряда со всеми (l — 1) последующими, блок

9 интеграторов, представляющий собой 1 накопительных счетчиков, каждый на k разрядов, служащий для интегрирования входных потоков и запоминания значений ординат корреляционной функции, и преобразователь цифра-аналог 10 для вывода результатов на осциллоскоп.

Устройство работает следующим образом.

Исследуемый случайный сигнал подается в блок 3 вероятностного округления, если сигнал представлен в цифровой форме, либо через аналого-цифровой преобразователь 1, если сигнал представлен в аналоговой форме.

Как в первом, так и во втором случае ординаты входного сигнала на входе блока 3 представлены в виде параллельного девятиразрядного двоичного кода. Блок 9 округляет входное число до трехразрядного. С выхода блока

3 числа ряда Х(1) подаются на трехразрядный вход блока 5 динамической памяти, в первых разрядах которого перед началом работы устанавливается «1».

После занесения в блок 5 чисел ряда X(t)

«1» с выхода последного разряда подается в блок управления 4.

На этом заканчивается подготовительный цикл и начинается вычислительный. Первое число ряда Х. подается на вход элемента 7, на вторые входы, которого подается число Rr с выхода датчика 2. Параллельно все числа, записанные в блоке 5, подаются на входы схем блока сравнения 6, на вторые входы которых подаются числа R> с выхода датчика 2. Число независимых испытаний каждого из 1 чисел ряда Х (1) задается в блоке управления 4.

Число-импульсные последовательности с выходов блока сравнения 6 подаются каждый на своей элемент «И» блока 8.

На вторые входы элементов «И» блока 8 подается число-импульсная последовательность с выхода вероятностного двоичного элемента

7. На элементах «И» происходит перемножение последовательности с выхода вероятностного двоичного элемента 7 на последовательности с выхода блока сравнения 6, так как эти последовательности взаимно независимы в силу независимости Rr и R>.

Сигнал с выхода вероятностного двоичного элемента 7 подается также в соответствующий счетчик блока 9. Выходные сигналы блока S также подаются в блок 9, каждый на вход счетчика соответствующего номера. Так в соотзетствующем счетчике запишется сигнал с выхода блока 8, на котором производится перемножение с выхода вероятностного двоичного элемента 7, и потока с выхода 1-ой схемы блока сравнения 6 и т. д., т. е. в счетчиках блока 9 запишутся приращения ординат корреляционной функции.

При работе с аналоговым входным сигналом выходной сигнал блока управления, сформированный через заданное априорное число статистических испытаний, является импульсом дискретизации входного ряда. При синхронизации всего устройства извне этот сигнал останавливает блок управления, Цикл вычисления на этом заканчивается. С приходом следующего числа на вход анализатора в блоке управления 4 вновь включается внутренний генератор, и цикл вычисления повторяется. Это обеспечивает возможность работы как в реальном масштабе времени, так и с синхронизацией извне.

Число циклов вычисления зависит от длины исходного ряда. Таким образом, вычисления заканчиваются после N-го цикла вычисления, где N — длина ряда. При этом сигнал с выхода блока управления 4 подается в блок 9, и значение ординат корреляционной функции поочередно списывают на выход. Сигнал в цифровой форме поступает на регистрирующее устройство или электронную вычислительную машину, а после преобразователя цифраа н ал or — н а о сцилл ос коп.

Предмет изобретения

Цифровой экспресс-анализатор случайных сигналов, содержащий аналого-цифровой преобразователь, соединенный выходом с первым входом блока вероятностного округления, выход которого подключен к первому входу блока динамической памяти, первый выход которого соединен со входом вероятностного двоичного элемента, датчик равномернораспределенных случайных чисел, блох элементов «И» и преобразователь цифра-аналог, отличсиои1ийся тем, что, с целью повышения быстродействия, анализатор содержит блок сравнения, к первому входу которого подключен первый выход датчика равномернораспределенных случайных чисел и второй выход блока вероятностного округления, ко второму входу — второй выход блока динамической памяти, а к выходу — первый вход блока элементов «И», блок управления, выход которого соединен со входом аналого-цифрового преобразователя, со вторым входом блока вероятностного округления и со вторым входом блока динамической памяти, и блок интеграторов, к первому входу которого подключен выход блока управления, к выходу — вход преобразователя цифра-аналог, а ко второму входу — второй вход блока элементов «И», выход блока элементов «И» и выход вероятностного двоичного элемента, второй вход которого соединен со вторым выходом датчика равномернораспределенных случайных чисел.

402873

,г У

ppuEm ана р а/ый

Составитель С. Громова

Редактор E. Семанова Техред А. Камышникова Корректор Л. Царькова

Заказ 668/9 Изд. ¹ 2084 Тираж 647 Подписное

ЦНИИПИ Государственного комитета Совета Мгншстров СССР по делам изобретений и открытий

Москва, K-35, Раушская наб., д. 4, 5

Типография, пр. Сапунова, 2