Устройство для автоматической проверки монтажа
Союз Соеетсних
Социалистичесних
Респуолин
О П И С А Н И Е (i4325IS
ИЗОБРЕТЕН ИЯ
К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (б1) Зависимое от авт. свидетельства— (22) Заявлено 29.05.72 (21) 1790530/18-24 с присоединением заявки— (32) Приоритет—
Опубликовано 15.06.74. Бюллетень М 22
Дата опубликования описания 11.09.75 (51) М. Кл. G 06f 15, 46
Государственный комитет
Совета Министров СССР 53) УДК 681 3(088 8) по делам иэооретений и отнрытий (72) Авто.р изобретения (71) Заявитель
М. И. Абрамов (54) УСТРОЙСТВО ДЛЯ АВТОМАТИЧЕСКОЙ
ПРОВЕРКИ MOHTA?KA
Предлагаемое устройство относится к области цифровой вычислительной техники и может быть использовано в системах автоматизированного контроля проводного монтажа радиотехнических объектов большого 5 объема.
Известны устройства для проверки схем соединения, содержащие блок ввода программы проверки, соединенный со входом коммутатора и адресного регистра, память — ана- 10 лизатор цепи, первый и второй входы которой соединены с первыми выходами коммутатора и адресного регистра. Первый вход блока вывода информации соединен со вторым выходом адресного регистра. Блок анализа и управления связан с блоком ввода программы проверки, коммутатором, адресным регистром и блоком вывода информации.
Недостатком известных устройств являются относительно большие потери времени при анализе исправных цепей и недостаточно высокое быстродействие при анализе неисправных цепей.
Предлагаемое устройство отличается тем, что оно содержит блок опроса ошибок, связанный с анализатором цепи и с блоком анализа и управления, который соединен с анализатором цепи. Выход блока опроса ошибок соединен со вторым входом блока выхода информации, третий вход которого соединен со вторым выходом коммутатора.
Другим отличием предлагаемого устройства является то, что в нем анализатор цепи состоит из двух схем «ИЛИ» и запоминающих элементов, содержащих схему совпадения «недостающих» цепей, схему совпадения
«лишних» цепей и схему памяти, выход которой соединен с первым входом схемы совпадения «лишних» цепей, второй вход которой соединен со входом схемы совпадения «недостающих» цепей. Выходы схем совпадения
«лишних» цепей и схем совпадения «недостшощих» цепей всех элементов памяти анализатора цепи соединены со входами первой и второй схем «ИЛИ» соответственно.
Предлагаемое устройство отличается также тем, что в нем блок опроса ошибок содержит последовательно соединенные анализаторы ошибок от первой до и-ой ступени, и последовательно связанных друг с другом регистров-дешифраторов, соединенных с соответствующими анализаторами ошибок, и генератор тактовых импульсов, выход которого соединен со входами всех регистров-дешифраторов.
Еще одним отличием предлагаемого устройства является то, что в нем блок анализа и управления содержит схему анализа исправных цепей, схему анализа цепей с «лпшними»
432518 соединениями и схему разрешения чтения, вход которой соединен с первым выходом схемы анализа цепей с «лишними» соединениями. Выходы схем анализа цепей с «лишними» и с «недостающими» соединениями соединены с соответствующими входами схемы анализа исправных цепей, выход которой соединен с первымп входами схем анализа цепей с «лншними» и «недостающими» связями, а вторые входы всех схем анализа цепей соответственно объединены.
Это позволяет сократить время анализа за счет немедленного получения сигнала «исправно» по введении в устройство всех адресов точек исправной цепи. Увеличение быстродействия получается также за счет вывода (в ходе ввода программы) оторванных от проверяемой цепи, т. е. за счет исключения последовательного опроса при проверке цепей, имеющих только «недостающие» связи.
Предлагаемое устройство позволяет осуществлять целенаправленный поиск адресов точек, имеющих «лишние» соединения с проверяемой цепью, избежать последовательный перебор и исключить повторные проверки как исправных цепей, так и цепей, имеющих только «лишние» связи.
Па фиг. 1 представлена блок-схема устройства для автоматической проверки монтажа; на фиг. 2 — блок-схема анализатора цепи; на фнг. 3 — блок опроса ошибок; на фиг. 4— блок анализа и управления.
Устройство для автоматической проверки монтажа содержит объект проверки 1, блок ввода программы 2 проверки, коммутатор 8, адресный регистр 4, анализатор цепи 5, представляющий собой оперативную память, блок опроса ошибок б, блок анализа и управления
7 и блок вывода информации об ошибках 8.
Объект проверки 1 соединяется своими входами со входами анализатора цепи 5 н выходами коммутатора 8. Выход блока ввода программы 2 проверки соединен со входами коммутатора 8 и адресного регистра 4, а вход блока ввода программы 2 соединен с выходом блока анализа и управления 7.
Выход коммутатора 8 соединен со входамп блока анализа и управления 7 и блоком вывода информации об ошибках 8, а вход коммутатора 8 соединен с выходом блока анализа и управления 7.
Выходы адресного регистра 4 соединены со входами анализатора цепи 5, блоков анализа и управления 7 и вывода информации об ошибках 8, вход адресного регистра 4 соединяется с выходом блока анализа и управления.
Выходы анализатора цепи 5 соединены со входами схемы опроса ошибок б и блока анализа и управления 7, а вход — с выходом этого блока.
Выходы схемы опроса ошибок б соединены со входами блоков анализа и управления 7 и вывода информации оо ошибках 8, а вход
65 этой схемы соединен с выходом блока анализа и управления 7.
Выход блока анализа и управления 7 соединяется со входом блока вывода информации об ошибках 8, а вход блока соединен с выходом блока вывода информации оо ошибках 8.
Работа устройства для автоматической проверки монтажа происходит в следующей последовательности.
Из блока ввода программы 2 в коммутатор 8 заносится адрес первой точки проверяемой цепи, и коммутатор на соответствующую точку объекта проверки 1 подает возбуждающий уровень, который по монтажным проводам проверяемой цепи поступает и на соответствующие точки анализатора цепи. При дальнейшем вводе программы проверки последующие адреса точек проверяемой цепи через адресный регистр 4 поступают на входы анализатора цепи 5, сопряженные с теми входами, на которые поступило возбуждающее напряжение от коммутатсра 8 по монтажным проводам. Все адреса точек, вводимых в анализатор цепи 5 через адресный регистр 4, запоминаются там, и в блок анализа и управления 7 в зависимости от состояния проверяемой цепи могут быть выданы следующие сигналы: «цепь исправна», «цепь имеет «недостающую» связь (обрыв)» и «цепь имеет
«лишнюю» связь (соединение)».
По сигналу «цепь исправна» олок анализа и управления 7 приводит в исходное состояние анализатор цепи, и в коммутатор 8 запишется адрес первой точки следующей цепи, процесс проверки которой пойдет в вышеописанной последовательности.
Сигнал «цепь имеет «недостающую» связь
:(обрывов)» поступает в блок анализа и управления 7 из анализатора цепи 5 в момент ввода адреса оборванной точки. По этому сигналу блок анализа и управления дает команду на вывод из адреспого регистра 4 информации об адресе обнаруженной недостающей связи. По окончании вывода этой информации блок анализа и управления 7 дает разрешение на продолжение проверки. По окончании ввода программы этой цепи блок анализа и управления 7 разрешает ввод в коммутатор 8 и адресный регистр 4 подпрограммы проверки цепи, по которой аналогично выявляются другие случаи обрыва проверяемой цепи, если они в ней есть, В случае выдачи сигнала «цепь имеет «лишнюю» связь (соединение)» по окончании ввода в анализатор цепи 5 всей программы проверки цепи блок анализа и управления 7 выдает сигнал о прекращении ввода программы проверки и разрешает работу блока опроса ошибок б, который, найдя адрес, останавливается и через блок анализа и управления 7 дает команду вывода адреса найденной «лишней» точки для проверяемой цепи. По окончании вывода информации блок опроса ошн4325!8 бок 6 продолжает опрос, а по окончании оп- что будет означать, <то эта точка не являетроса всех точек через блок анализа и у|рав- c>i «лпшней» для проверяемой цепи. ления 7 подает разрешение на дальнейший Если данная точка оторвана от проверяеввод программы без разрешения чтения под- мой цепи, то в этом случае на входы схем совпрограммы проверки цепи. 5 падения 9 и ll от коммутатора 8 не постуЕсли во время реализации подпрограммы пает разрсшающсго уровня, поэтому сигнал проверки цепи, имеющей обрывы, обнаружп- зашгсп не вызовет на выходе схемы совпадеваются оборванные участки с «лишними» сос- ния 9 сигнала отсутствия обрыва, а переход динениями, то они проходят проверку анало- схемы памяти 10 в единичное состояние остагично цепи с «лишними» связями. нется без последствии.
Анализатор цепи, построенный из однотпп- Если данная точка является «лпшней» для ных элементов (число которых равно числу проверяемой цепи, то после окончания ввода точек подключения в объекте проверки), со- всей программы проверки данной цепи схема стоящих из двух схем совпадения и схемы па- памяти 10 останется в исходном состоян|ш, мяти, содержит схемы совпадения 9 «недо- 15 так как адреса этой точки нет в программе, стающих» связей, схемы памяти 10, схему сов- следовательно, по этому адресу нс выдастся
11 «лишних» cBH3eA, cxe iiy «ИЛИ» и clii HB lа записи, 1103Toibi) по ol Работа элемента анализатора цепи прохо- 4о В тех случаях, когда цепь имеет «нсдодит следующим образом. стающис» связи, то есть обрывы, то онп обЕсли данная точка входит в состав прове- наружпваются по отсутствшо сигнала безобряемой цепи, то на нее от коммутатора 8 по рывности по адресу проверяемой точки, слемонтажным проводам задается разрешающий довательно, информация об обрыве монтажа (возбуждающий) уровень, который поступает 45 может легко выводиться одновременно с ввона входы схем совпадения 9 и II. Элемент дом программы, для этого необходимо и допамяти со своего выхода в исходном состоя- статочно, чтобы скорость работы вывода бынии дает на второй вход схемы совпадения ll ла бы по меньшей мере равна скорости ввода также разрешающий уровень, что обусловит программы проверки. на выходе этой схемы уровень совпадения, че- 50 При наличии лишних связей у проверяемой рез который через схему «ИЛИ» 18 поступа- цепи, о чем говорит сигнал «лпшняя связь», ет в схему анализа и управления как сигнал сохраняющийся после окончания ввода про«лишняя связь». Во время ввода программы граммы проверки данной цепи, потребуется проверки данной цепи из адресного регистра остановка ввода программы проверки и вклю4 выдается сигнал записи, который, поступив 55 чение схемы опроса ошибок для выявления на вход схемы совпадения 9, вызовет на ее вы- конкретного адреса точки, в элементе аналиходе сигнал отсутствия обрыва, который по- затора цепи которой есть сигнал «лишняя ступит в блок анализа и управления 7 через связь». схему «ИЛИ» 12, кроме того, сигнал записи, Пуск дальнейшего ввода программы пропопав на вход схемы памяти 10, вызовет ее 5о верки следующей цепи осуществляется по переход из нулевого в единичное состояние, окончании опроса ошибок. в результате чего с выхода схемы памяти 10 Блок опроса ошибок 6 запускается в рана вход схемы совпадения 11 поступит заире- боту от блока анализа и управления 7 не при щающий уровень, который прекратит на вы- проверке всех без исключения цепей, а тольходе этой схемы выдачу уровня совпадения, 55 ко для конкретизации адресов лишних связей 432518 неисправных цепей с !!ризнаком «лишня>! связь». 1(роме того, блок опроса ошибок б для увеличения скорости работы построен так ) чтобы он опрашивал в нисходящей последовательности только те массивы точек анализатора цепи 5, где есть признак «лишняя связь». Блок опроса ошибок содержит анализатор ошибок 1-й (младшей) ступени 14, регистрдешифратор 1-й (младшей) ступени 15, анализатор ошибок 2-й ступени 16, регистр-дешифратор 2-й ступени 17, анализатор ошибок и-й (старшей) ступени 18, регистр-дешифратор и-й (старшей) ступени 19, генератор тактов их импульсов 20. Раоота ступенчатого опроса ошибок идет в следуюн;ем порядке: если из анализатора цепи хотя бы по одной точке поступит сигнал «лишняя связь», то он, проходя от младших ступеней анализаторов ошибок 1-й ступени 14, дойдет до старшей ступени анализатора ошибок и-й ступени 18 и с ее выхода придет в блок ана.;!иза и управления 7, который выдаст сигнал на вход старшей ступени регистра-дешифратора и-й ступени 19, по которому от генератора тактов по очереди проверяются входы старшей ступени опроса ошибок на наличие сигнала «лишняя связь», прп обнаружении первого входа с этим признаком, дальнейший опрос в старшей группе анализатора ошибок и-й ступени 18 прек!ращается и передается Выходы схем совпадения 11 всех элементов анализатора цепи 5 соединены со входами анализатора ошибок младшей ступени 14, где онп объединяются в группы, выходы которых соединены со входами анализатора ошибок 2-й стугпени 16, и так все укрупняющи!мися группами соединение происходит до и-й (старшей) сту!пен!! 18, единственный выход, которой соед!!нен с блоком анализа и управления 7. Выходы регистров-дешифраторов каждой ступени соединены со входами анализаторов этой >кс ступени, а разрядные выходы регистровдешнфраторов соединены с блоком вывода информации об ошибках 8. Кроме того, выход регистра-дешифратора старшей ступени 19 соединен со входом регистра-дешифратора iioследующей младшей ступени (7, а выход регистра-дешифратора младшей ступени 15 соединен со входом блока анализа и управле- 35 ния 7. В свою очередь, выход блока анализа и управления соединен со входом регистрадешифратора младшей ступени 15, выход которой подан на вход регистра-дешифратора последующей старшей ступени 17 и т" ê до 4о самой старшей ступени регистра-дсшифратора rã-й ступени 19, выход которой соединен со входом блока анализа и управления 7. Кроме того, еще один выход блока анализа и управления 7 соединен со входом регистра-дешиф- 45 ратора старшей ступени 19. Выход генератора тактовых импульсов 20 соединен со входами регистров-дешифраторов всех ступеней. в последующую младшую группу и так до тех пор, пока в самой младшей ступени анализатора ошибок 1-й ступени 14 не обнаруживается первая точка с сигналом «лишняя связь>, а с регистра-дешифратора 1-й ступени 15 в схему анализа и управления выдается сигнал: «лишняя точка найдена». По этому сигналу с разрядных выходов регистров-дешифраторов всех ступеней в устройство вывода поступит адрес точки, являющейся «лишней» для проверяемой цепи. По окончании вывода адреса оонаруженной точки из блока анализа и управления 7 на вход младшей ступени регистрадешифратора 1-й ступени 15 приходит сигнал, разрешающий «ступенчатое» выявление «лишних» точек старших адресов, по окончании ступенчатого опроса ошибок с выхода старшей ступени регистра-дешифратора и-й ступени 19 в блок анализа и управления 7 посылается сигнал окончания опроса ошибок, в результате чего блок анализа и управления снимает со входа регистра-дешифратора и-й ступени 19 разрешение работы схемы опроса ошибок. Использование ступенчатого опроса ошибок ilo сравнению с последовательным опросом каждой точки в значительной степени позволяет сократить время опроса (в 100 — 500 раз), что особенно проявляется при большом количестве опрашиваемых точек. Блок анализа и управления содержит схему анализа исправных цепей 21, схему анализа цепей с «лишними» соединениями 22, схему анализа цепей с «недостающими» соединениями 28, схему разрешения чтения подпрограммы проверки цепей с недостающими соединениями 24. В блоке анализа и управления входы всех трех це;!ей анализа:соединены с соответствующими выходами коммутатора 8, адресного регистра 4, анализатора цепи 5 и блока вывода информации оо ошибках 8. Выход схемы анализа исправных цепей 21 соединен со входами анализатора цепи 5, блока ввода программы проверки 2 и входами схем анализа цепей с «лишними» соединениями 22 и «недостающими» соединениями 28. Один выход схемы анализа цепей с «лишними» соединениями 22 соединен со входом блока вывода информации об ошибках 8, другой — со входом б.чока ввода программы 2 проверки цепи, третий со входом схемы опроса ошибок 6 и четвертый — со входом схемы анализа исправных цепей 21. У схемы анализа цепей с «недостающими» соединениями 28 один выход соединен со входом блока ввода программы 2 проверки, другой — со входом блока вывода информации оо ошибках 8, третий — со входом схемы разрешения чтения подпрограммы проверки цепей с недостающими соединениями 24 и четвертый — со входом схемы анализа исправных цепей 21. Работа блока анализа и управления характеризуется таблицей. I (3 Таблица Сигнал П: оверяег,.ая цепь Наименование I Откуда Куда 11сп па в н а ч Лин|няя связ., в начале цепи н обрыв "1 22,23 1т1 1т1 —,! 3т! !т4 !»4 1т4 Iт4 !т4 I ПП5 IКППВ Адрес в коммутаторе! I Ки1 Адрес в адресном регистре 4 I 21,22,23 2т2 2т5 2т5 I КЦ6 KIj,6 KI16 КЦ6 КЦ6 КПП6 КПП! + +! 21,22,23 21,22,23 ) 21,22, 23, 21,22,23 21, 22, 23 25,22,23 I (+ 1 ! 5 (12) 5 (13) б(Г5) 6(19) =! 1 р 6 (19) з 1 з » з 22 22 23 22 23 ч з 3 з з з з з 3 з з р з з з з з Р р з з з Вывод информации Р р р з р Ввод программы Разрешение чтения подпрограммы Запрет гашения по «недостающим» связям Информация оо ошибках 2! 23 з +ЛС1 з — 6 Продолжение таблицы Проверяемая цепь Сигнал Куда ! Обрыв и «лишняя» связь в конце Откуда Наименование Iт7 I КППВ КПП8 (КПП8 ! КПП8 21,22, 23 1т7 Адрес в коммутаторе КПП KU8 КПП КПП КПП 21,22,23 3 КЦВ Адрес и адресном регистре + ! «Лишняя» связь «Недостающая» связь Ошибка найдена Опрос ошибок окончен Вывод информации окончен Гашение Запрет гашения по «лишним» связям Разрешение опроса ошибок з р з з S р 3 з р з р з з з Р Вывод информации р р з s з з P р Р з з Ввод программы Разрешение чтения подпрограммы Запрс1 гашения по «недостающим» связям Информация об ошибках Р +ЛС2 23 Р «Лишняя» связь «Недостающая» связь Ошибка найдена Опрос ошибок окончен Вывод информации окончен Гашение Запрет гашения по «лишним» связям Разрешение опроса ошибок 5 {12) 5 (12) 6(15) 6 (19) 21 22 22 22 23 22 23 21,22, 23 21,22, 23 21, 22, 23 21, 22, 23 21, 22, 23 25,22,23 21 6 (19) 432518 Продолжение таблицы 3113овс13ясма>1 цепь Сигиал 3саа таете. а» с f Откуда .з.г3рес в коммутаторе I 3 «1(сдоста3огцая» связь (обрыв) Куда «Лишняя» связь () 2l, 22, 23 1т9 lт9 т9 Iт9; lт9 Iт!2 Iт12 1т12 Iт12 ПГ113 (ПП!4 КЦII, КЦI ( (3 1(Ц14 КЦ14 КПП! КПП к3Дрt. C Б а Н>СС3!031 рсг33стрс 21, 22, 23 2т1О КШI КЦ!1 1 2т13 2т1 + + 5(тз) 5 (12) 6 (15) 6 (19) + 2l, 22,23 121, 22, 23 21, 22,23, 21,22,23 1 + — + — +! ! (+ 2l, 22, 23, 25,22,23 + (22 21 ( з з з р р з з з Р з з з (з з р 3 p p 22, 22 22 6 (19) 8 з з з р р 3 з р р з ( ( з Вывод информации Ввод программы P Р з з з Разрешение чтсиия 23 подпрограммы Запрет гашения по 23 <<нсдостиогцим>> с33яз31м Ииформация об ошибка.;. 3 з Р P р 2! з з 12 з — 14 Продолжение табл ицы Сигнал Проверяемая цепь два обрьша I1 а и м е и о в а и и е Откуда Куда."3дрсс в коммутаторе 3 1т15 1 lт!5 lт15 Iт15 t Г!П16 КПП17 КПП17 21, 22, 23 КЦ!7 (КПП17 КПП КПП 2т16 »3д!3сс в адрссиом регистре t 2т16 КЦ17 / 21, 22, 23 5 (13) 5 (12) 6 (15) 6 (19) 21, 22, 23 2l, 22, 23 21, 22, 23 21, 22, 23 21,22,23 (25, 22,23 ! 21 6 (19) 21 22 22 23 22 23 з з з р P з з Р Р з з з Р з з з р P з з з з P р з з P р з з з з Р р Вывод информации Ввод программы Разрешение чтеипя подпрограммы Запрет гашеипя по «иедоста3ощпм» связям Ииформацпя об ошибках 21 23 з — 17 з — 17 з 15 и «16»; КПП6, КПП8, КПП14, КПП17 — конечные точки цепей в подпрограмме с адресами: «6», «8», «14» и «17»; + — сигнал есть, — сигнала нет, р — разрешение, з — за5 прет, ЛС..... — «лишняя» связь (адрес). Вывод информации работает при одном разрешении (либо с 22, либо с 23). Ввод программы работает прп двух разрешениях (и с 22, и с 23). 10 Таблица составлена для проверки следующих конкретных цепей: Условные обозначения в таблице следующие: 1Т1, 1Т4, 1Т7, 1Т8, 1Т12 и 1Т1 5 — начальные точки цепей соответственно с адресами: «1», «4», «7», «9», «12» и «15»; 2Т2, 2Т5, 2Т10, 2Т13 — последующие точки цепей соответственно с адресами: «2, «5», «10» и «13»; КЦЗ, КЦб, КЦ8, КЦ11, КЦ13, ЕЦ14 — конечные точки цепей соответственно с адресами: «3», «б», «8», «11», «13» и «14»; ПП5, ПП13, ПП16 — последующие точки в подпрограмме проверки соответственно с адресами: «5», «13» «Липп3яя» связь «I1ñä0ñòàtottlttÿ» сгязь Ошибка иаидсна Опрос опшбок окоп чси Вывод пиформацип окопчси Гашепие Запрет гашений по «лишпим» связям Разрси3сиис опроса ошибок <<Лпше1яя>> связь «Недоста3ощая» связь Ошибка найдена Опрос ошибок окончен Вьшод информации окончен Гашеипе Запрет гашепия по «лишиим» связям Разрешение опроса ошибок (+ ! з р з з P ! з (P 9 +ЛСЗ + — + ь р з з, з Р Р p p з з ( ( з з з з р з p p з р 1 з з 4325„.3 Наличие ступенчатого опроса ошибок делает экоиомшо времени еще более значительной..О f2 (
7С-2 х 1— — НВг ОСЧОРИЛЯ С и b (O ОЬуд) — — — лишняя" Сдж Из таблицы видно, что блок анализа и управления в соответствии с поступающими в него сигналами осуществляет: восстановление исходного положения анализатора цепи после полного окончания проверки исправных и неисправных цепей; управление работой блока ввода программы проверки, вывода информации оо ошибках и схемы опроса ошибок; разрешение чтения подпрограммы проверки в цепях с «недостающими» связями; вывод необходимых и достаточных данных о конкретном электрическом состоянии ошибочных цепей при любом характере ошибок («лишняя» связь, обрыв с «лишней» связью в начале цепи, обрыв с «лишней» связью в конце цепи, несколько обрывов в одной цепи). Таким образом, существенное повышение скорости проверки монтажа оправдывает и делает целесообразны..; применение высокоскоростных устройств ввода программы проверки, так как до минимума "окращает «cxolno!IIOe» время раооты вводного устройства. Если для определенности принять, что в объекте проверки в среднем исправные цепи составляют 94%, цепи только с «недостающими» соединениями — 2%, цепи только с «лишними» соединениями — 2%, цепи с комбинированными ошибками (и «л:!шние», и «недостающие» связи) — тоже 2%, то затрата времени и ри Inpî÷:гх радных условиях на исключение опроса точек исправных цепей и цепей с «не0,94 достающими» связями будет в = 23 раза 0,04 меньше, чем при Hx onpoce. Следовательно, в таком же соотношении уменьшится и «сто1ювое» время вводного устройства, в результате чего дальнейшее быстродейст вие !проверки,и!рави.".ьностп электр1гчсского монтажа можно вести не тол, ко за счет ;повышения тактовой частоты устройства, но и за счет использования высокоскоростных механизмов ввода программы проверки. Зо 55 б0 Предмет изобретения l. Устройство для автоматической проверки монтажа, содержащее блок ввода программы проверки, соединенный со входом коммутатора и адресного регистра, анализатор цепи, первый и второй входы которого соединены с первыми выходами коммутатора и адресного регистра, блок вывода информации, первый вход которого соединен со вторым выходом адресного регистра, и блок анализа и управления, связанный с блоком ввода программы проверки, коммутатором, адресным регистром и блоком вывода информации, отличающееся тем, что, с целью повышения быстродействия устройства, оно содержит блок опроса ошибок, связанный с анализатором цепи и с блоком анализа и управления, который соединен с анализатором цепи, выход блока опроса ошибок соединен со вторым входом блока вывода информации, третий вход которого соединен со вторым выходом коммутатора. 2. Устройство по п. 1, отличающееся тем, что в нем анализатор цепи состоит из двух схем «ИЛИ» и запоминающих элементов, содержащих схему совпадения «недостающих» цепей, схему совпадения «лишних» цепей и схему памяти, выход которой соединен с первым входом схемы совпадения «лишних» цеneII, второй вход которой соединен со входом схемы совпадения «недостающих» цепей, а выходы схем совпадения «лишних» цепей и схем совпадения «недостающих» цепей всех эле.,1ентов анализатора цепи соединены со входамп первой и второй схем «ИЛИ» соответственно. 3. Устройство Н0 пп. 1 II 2, от.1ачающееся тем, что в нем блок опроса ошибок содержит пос:åäoâÿòåëhí0 соед1гнеHHûå анализаторы ошибок от I!ep80!I до 17-ой ступени, и последовательно связанны.; друг с др .т0 .,1 pel пстров-дешп11пзаторов, соединеьи-:ых с соотвстствующими àíà".èçàòîðàìè ошибок, и генератор тактовых импульсов, выход которого сосlnnen со входамп всех регистров-деш™фраторов. 4. Устройство по пп. 1, 2 и 3, отла т1ощеегя тем, что в нем блок анализа и управления содержит схему анализа псправш.1х цепей, схсм анализа цепей с «лип Ilèми;> соединениями, схег . анализа цепей с «недостающими» соединениями и схему разрешения чтения, вход которой соединен с первым выходом схемы анализа цепей с <<лишними» сОединениями, Выходы cxeм анализа цепей с «липп!ими» и «недостающими» сосгц!пениями сос-иисн!1 с соответствующими входами сх;; ьь! анализа исправных пеней, выход которой соединен с перIIII>I;! входа»H схем анализа цепей с «лишними» и «недостающими» связями, а вторые входы все. . Cxe анализа цепей соответственно объединены.
