Прерыватель

 

п11 454692

ОПИСАНИЕ

ИЗОБРЕТЕН ИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советскик

Социалистических

Республик (61) Зависимое от авт, свидетельства 413624 (22) Заявлено О2.07.73 (21) 1937095 26-9 с присоединением заявки ¹ (32) Приоритет

Опубликовано 25.12.74. Бюллетень ¹ 47

Дата опубликования описания 24.02.75 (51) М. Кл. Н 03k 17j 10

Государственный комитет

Совета Министров СССР по делам изобретений и открытий (53) УДК 621.382(088.8) (72) Авторы изобретения

В. А. Пискарев и И. М. Филановский (71) Заявитель (54) ПРЕРЫВАТЕЛЬ

Изобретение относится к прикладной электронике и может быть использовано как бестрансформаторное коммутирующее устройство, одновременно обладающее усилительными свойствами.

Устройство может применяться в схемах модуляторов, демодуляторов и фазочувствительных выпрямителей систем автоматики и измерительной техники.

Известен транзисторный прерыватель по авт. св. № 413624, построенный на основе дифференциальной. пары транзисторов и усилителя постоянного тока, нагруженного на последовательное соединение диода, резистора и транзисторного ключа, включенного в эмиттерную цепь дифференциальной пары.

Однако известный прерыватель не может усиливать сигнал во время прохождения сигнала от источника к нагрузке.

Целью изобретения является обеспечение усиления коммутируемого сигнала.

Для этого введен делитель напряжения на резисторах, подключенный одним выводом к выходу усилителя постоянного тока, а другим выводом подключен к одному из входов дифференциальной пары транзисторов.

На чертеже приведена принципиальная электрическая схема прерывателя.

Прерыватель содержит дифференциальную пару транзисторов 1, усилитель постоянноге тока 2, резисторы делителя 3, 4, диод 5, транзисторный ключ 6, резисторы 7, 8.

Прерыватель работает следующим образом.

При подаче управляющего сигнала замыкающего транзисторный ключ 6, отрицательное напряжение источника питания подключается к эмиттерной цепи дифференциальной пары 1

10 и выходной цепи усилителя 2. В этом случае прерыватель можно рассматривать как устройство, охваченное глубокой отрицательной обратной связью по напряжению через резистивный делитель напряжения. В это время

15 сигнал проходит от входных зажимов прерывателя к выходным без искажений и одновременно усиливается.

При подаче управляющего напряжения, раз20 мыкающего транзисторный ключ 6, обесточивается дифференциальная пара 1 и выходной каскад усилителя постоянного тока 2. Ток в нагрузке отсутствует и на ней устанавливается потенциал общей шины. В этом режиме пе25 редача сигналов от входного зажима прерывателя к выходному становится невозможной, так как для сигнала положительной полярности переход эмиттер — база правого транзистора дифференциальной пары 1 представля30 ет собой диод, включенный в обратном на454692

Предмет изобретения

Составитель В. Жуков

Техред Г. Васильева

Редактор А. Зиньковский

Корректор Л. Котова

Заказ 233/11 Изд. № 254 Тираж 811 Подписное

ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий

Москва, Ж-35. Раушская наб., д. 4/5

Типография, пр. Сапунова, 2 правлении, а передача через эмиттерную цепь пары 1 также невозможна из-за диода 5.

Для сигнала отрицательной полярности переход эмиттер — база левого транзистора дифференциальной пары 1 оказывается диодом, включенным в обратном направлении, и этот сигнал также не проходит на выход прерывателя. Цепь передачи сигнала, таким образом, оказывается разорванной.

Прерыватель по авт. св. № 413624, отлич а ю шийся тем, что, с целью обеспечения усиления коммутируемого сигнала, введен делитель напряжения на резисторах. подключенный одним выводом к выходу усилителя постоянного тока, а другим подключен к одному из входов дифференциальной пары транзи10 сторов.

Прерыватель Прерыватель 

 

Похожие патенты:

Изобретение относится к устройству включения более высоких напряжений на полупроводниковой интегральной схеме с первой последовательной схемой из первого p-канального и первого n-канального транзистора, которая включена между выводом для первого высокого и выводом для первого низкого потенциала, с второй последовательной схемой из второго p-канального и второго n-канального транзистора, которая включена между выводом для первого высокого потенциала и первым входным выводом, причем точка соединения обоих транзисторов первой последовательной схемы соединена с выводом затвора второго p-канального транзистора и образует вывод для выходного сигнала, причем точка соединения транзисторов второй последовательной схемы соединена с выводом затвора первого p-канального транзистора, и причем вывод затвора второго n-канального транзистора образует второй входной вывод

Изобретение относится к области преобразовательной техники и может быть использовано в системах управления транзисторными ключами преобразователей электрической энергии

Изобретение относится к импульсной технике и может быть использовано в устройствах коммутации, модуляции и преобразования сигналов

Изобретение относится к прикладной электронике и может быть использовано как формирователь испытательных сигналов с уровнями ЭСЛ в стендовой аппаратуре для проверки типовых элементов замены (ТЭЗ) ЭВМ

Изобретение относится к области электронной схемотехники, в частности к переключающему устройству с последовательным соединением ПТУП-транзисторов. Техническим результатом является повышение надежности переключающего устройства за счет обеспечения одинаковой нагрузки выводов затворов, влияющей на динамическое распределение запирающего напряжения. Устройство содержит, по меньшей мере, два последовательно подсоединенных ПТУП-транзистора (J1-J6) (полевых транзистора с управляющим p-n-переходом), из которых самый нижний ПТУП-транзистор (J1) соединен с первым выводом (1), или этот самый нижний ПТУП-транзистор (J1) соединен по каскодной схеме с первым выводом (1) через управляющий выключатель (М), и по меньшей мере один дополнительный ПТУП-транзистор (J2-J5), причем ПТУП-транзистор (J6), наиболее удаленный от самого нижнего ПТУП-транзистора (J1) и называемый самым верхним ПТУП-транзистором (J6), через свой вывод стока соединен со вторым выводом (2), при этом между выводами затворов ПТУП-транзисторов (J1-J6) и первым выводом (1) подключена стабилизирующая схема (D11-D53). Между выводом затвора (G6) самого верхнего ПТУП-транзистора (J6) и вторым выводом (2) подсоединена дополнительная схема (4), которая подтягивает потенциал на выводе затвора (G6) самого верхнего ПТУП-транзистора (J6) к потенциалу на выводе стока (D6) этого транзистора (J6). 8 з.п. ф-лы, 4 ил.
Наверх