Устройство для автоматического контроля статистической равномерности потока сигналов по скользящей выборке
ОПИСАНИЕ
ИЗОБРЕТЕНИЯ
К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ ц 475626
Союз Советских
Социалистических
Республик (61) Дополнительное к авт. свид-ву (22) Заявлено 21.05.73 (21) 1917670/18-24 с присоединением заявки № (23) Приоритет (51) Ч. Кл. G 06f 15/36
Государственный комитет
Совета Министров СССР по делам изобретений Опубликовано 30.06.75. Бюллетень ¹ 24 (53) УДК 681,3.519.2 (088.Я и открытий
Дата опубликования описания 13.10.75 (72) Авторы изобретения (71) Заявитель
М. С. Берштейн, В. А. Остафин и А. М. Романкевич
Киевский ордена Ленина политехнический институт им. 50-летия Великой Октябрьской социалистической революции (54) УСТРОЙСТВО ДЛЯ АВТОМАГИЧЕСКОГО КОНТРОЛЯ
СТАТИСТИЧЕСКОЙ РАВНОМЕРНОСТИ ПОТОКА
СИГНАЛОВ ПО СКОЛЬЗЯЩЕЙ ВЫБОРКЕ
Изобретение относится к автоматике и вычислительной технике и может применяться для оперативного контроля работы генераторов случайных чисел, а также как элемент системы статистического контроля различных дискретных устройств.
Известно устройство для статистической обработки результатов измерений по скользящей выборке, содержащее генератор импульсов, коммутатор, схемы «И» и реверсивные счетчики.
Однако это устройство не позволяет оперативно указывать наборы сигналов, нарушающие статистическую равномерность входного 15 потока сигналов, Кроме того, быстродействие такого устройства весьма ограничено, так как цикл обработки одного входного набора включает: сложение многоразрядного числа с содержимым реверсивного счетчика, вычитание 20 другого многоразрядного числа из содер>кимого реверсивного счетчика, запись нового числа в один из счетчиков — хранителей информации и переключение коммутатора. Это не позволяет использовать такое устройство 25 при контроле быстродействующих генераторов случайных чисел или других дискретных устройств в реальном времени.
Цель изобретения — повышение быстродействия устройства. ЗО
Это достигается введением в предлагаемое устройство блоков подсчета числа повторений наборов и блока запоминания запретных наборов, причем входы устройства соединены с информационными входами блоков подсчета числа повторений наборов и блока запоминания запретных наборов, выход генератора импульсов связан с входами синхронизации блоков подсчета числа повторений наборов и блока запоминания запретных наборов и через схему «И» — с входом коммутатора, выходы которого непосредственно и через группу схем «НЕ» соединены с первым и вторым входами группы схем «И», третьи входы группы схем «И» соединены с вторым входом схемы «И» и через схему «НЕ» — с выходом устройства, а выходы группы схем «И» — с входами разрешения блоков подсчета числа повторений наборов, выходы KOTopblx через многовходовую схему «ИЛИ» соединены с входами управления этих блоков и с первым входом двухвходовой схемы «ИЛИ», второй вход которой соединен с выходом блока запоминания запретных наборов, а выход — с выходом устройства и с входом сигнализации о запретном наборе блока запоминания запретных наборов.
Блок подсчета числа повторений наборов состоит пз узла регистрации повторений наборов, реверсивного счетчика, триггера управ475626 )
6,">
;)ОJIJJ)1> схс.)1 3 1держки> схеl>I «И»> «ИЛИ», 111)JI 1ЕМ llнфОР. >IIC 11ХОД1>1 ОЛОК Я CHII31) Jl J>J С информационным 1 входами узла регис)ра ц1п пов)орен1111 наборов, 1)х<)д разрешения перестройки блока связан с входом разрешения перестройки узла регистрации повторений наборов, входом сброса реверсивного счетчика и через первую схему «ИЛИ» с входом «Сложение» тр)ГГтера управления, а второй вход первой схемы «ИЛИ» соединен с входом синхронизации блока через первую схему «И», второй )ход которой связан с выходом «ВычитаJJJIe» триггср11 управления, вход управления блоком соединен с входом «Вычитание» rp»Iгера уГ1равлеllllH lcрез Вторуlо схему <<И>>, ВТорой вход которои 1ерез первую схему задержки соединен с выходом узла регистрации»ивторений наборов, выходы триггера управления через вторую и третью схемы задержки связаны с входами управления реверсивного счетчика, выход переполнения которого связан с выходом блока, а счетный вход соединен с выходом узла регистрации повторений наборов через вторую схему «ИЛИ», второй вход которой через первую схему «И» соединен с входом синхронизации блока.
Блок запоминания запретных наборов состоит из узла регистрации повторений наборов, схемы задержки и схемы «И», причем информациош)ые входы узла регистрации повторений наборов связаны с информационными ьходами блока, вход синхронизации блока связан с входом разрешения перестройки узла регистрации повторений наборов, вход которого связан с выходом блока через схему
«И», второй вход которой через схему задержки связан с входом сигнализации о запретном наборе.
На фиг. 1 изображена блок-схема предлагаемого устройства; на фиг. 2 — блок-схема блока подсчета числа повторений наборов; на фпг. 3 — блок-схема блока запоминания запретных наборов.
Предлагаемое устройство состоит из генератора импульсов 1, через схему «И» 2 связанного с Hxo„lîì коммутатора 3. Выходы коммутатора непосредственно и через схемы «НЕ» 4 соединены с входами трехвходовых схем «И»
5. Третьи входы этих схем «И» через схему
«НЕ» 6 соединены с выходом устройства. Выход схемы «НЕ» 6 соединен также с входом схемы «И» 2. Выходы схем «И» 5 соединены с входами разрешения перестройки блоков 7 подсчета ч1 ела l овторений наборов, информационные «Оды которых соединены с входами устройства, входы синхронизации — с выходом генератора импульсов 1, а входы управления — с выходом многовходовой схемы
«ИЛИ» 8, а выходы — с входами многовходовой схемы «ИЛИ» 8. Выход последней через схему «ИЛИ» 9 соединен с выходом устройства. Второй вход схемы «ИЛИ» 9 связан с выходом блока 10 запоминания запретных наборов (БЗЗП), вход сигнализации О запретном наборе которого соединен с выходом усГройства, а информационные входы — с входами устройства. Вход синхронизации блока 10 запоминания запретных наборов связан с выходом генератора импульсов 1.
Блок 7 подсчета числа повторений наборов состоит из узла 11 регистрации повторений наборов (УРПН), информационные входы которого соединены с информационными входами блока. Вход разрешения перестройки блока связан с входом разрешения перестройки
УРПН 11, входом сброса реверсивного счетчика 12 и через схему «ИЛИ» 13 с входом
«Сложение» триггера управления 14. Второй вход схемы «ИЛИ» 13 связан с выходом «И»
15, один из входов которой подключен к входу синхронизации блока, а другой — к выходу
«Вычитание» триггера управления 14. Выход схемы «И» 15 и выход УРПН 11 через схему
«ИЛИ» 16 связаны с счетным входом реверсивного счетчика 12. Выход УРПН 11 соединен также через схему задержки 17 и схему
«И» 18 с входом «Вычитание» триггера управления 14, выходы которого через схемы задержки 19 и 20 соединены с входами управления реверсивного счетчика 12. Второй вход схемы «И» 18 связан с входом управления блока, а выход переполнения реверсивного счетчика 12 связан с выходом блока.
Блок запоминания запретных наборов (БЗЗН) 10 состоит из УРПН 21, информационные входы которого связаны с информационными входами блока, а вход разрешения перестройки — с входом синхронизации блока. Выход УРПН 21 через схему «И» 22 связан с выходом блока. Второй вход схемы «И»
22 через схему задержки 23 связан с входом сигнализации о запретном наборе.
Предлагаемое устройство работает следующим образом.
Каждый рабочий такт начинается с приходом входного набора сигналов на все УРПН.
Если в (t — 1)-м такте на вы оде устройства не был выработан сигнал «Блокировка», то к началу t-го такта элементы предлагаемого устройства находятся в следующем состоянии.
На реверсивных счетчиках 12 зафиксированы числа, отра)кающие количество повторений различных входных наборов. )ти числа находятся в пределах от 0 до К вЂ” 1. Триггеры управления 14 находятся в состоянии «Сложение». Каждое УРПН 11 настроено на регистрацию повторений одного из возможных входцых наборов. Коммутатор 3 выдает сигнал на двух выходах, открывая одну из схем «И» 5.
Схема задержки 23, время задержки которой т) соответствует длине одного рабочего такта, JJe открывает I: t-м такте схему «И» 22, так как 13 (l — 1 ) -м так г1 cIJI! I ),1 -1 <<Б, J<) J
iIc появ)г)с)1, 1ак как схема «И» 22 закрыта.
Последовательность срабат Jl);»»III э JcxlellГJ)B Ггтро)1ств11 следу1оп1а>1.
475626
1 (-„, (n -ь )o<>„tC - -5) 55
В момент начала такта на входы УРП11 приходит набор сигналов. Предположим, что этот набор совпадает с тем, на который астроено t-е УРПН. Тогда на его выходе через
n(;, (t;„— время задержки сигнала в логической схем"-.) появляется сигнал и через схемы
«И.Т1И» 16 поступает па счетный вход реверсивного счетчика. Если к этому моменту на счетчике зафиксировано число 1(— 1, то, пройдя по пепи сквозного переноса счетчика, сигнал через f,-„)op.,К проявляется на выходе переполнения peBcpcHRHoro счетчика и, пройдя через две схемы «ИЛИ» 8 и 9, образует сигнал «Блокировка» на выходе предлагаемого устройства через !», (n+)og K 3) после появления набора сигналов на входе устройства. Все остальное время до конца такта необходимо для того, чтобы привести устройство в исходное поло>кенпе. Через (л„,(tz+!O<>qK 4)
Осле нячя ча такта срабатывает генератор импульсов 1. Этого времени достаточно, чтобы сигнал отсутствия блокировки, если он выработался, одновременно с сигналом от генератора импульсов достиг схемы «И» 2 и открыл ее, чтобы,члть возможность коммутатору подготовиться к открывянню след .ютпгй схемы «И» 5.
Коммутатор вьтполттгн л oc HORp кольцевого сдвнгатотцего регистра. в которой злттесгня кочовая комбинлттиH, гnчер>кацтяя Л4-2 поля и ,IRp. единиць! в смежных разпядах. Благодаря этому коммутатоп в тгчентте времени (-,„, Нробходимого лля пгрегорячивания Prî (i — 1)го триггепя, Откр!..!влет t-ю схему «И» 5. à затГМ МГНОТ!ГТТ!ТО»PPPOnaCI Вагт СПГПЛЛ НЯ (t -1)-ro схему «И» 5. Это происходит к нлчяследуюшгго (+I)-го такта, если в t-м также не ияпяботяя сигнал «Блокировка».
B это >кг время тт при этом же условии происхочнт перестройка на набор, притпедтций в t-м тат<те. t-го УРПН, на вхоч Оязретттения перестройки которого через Открытую схему «И» 5 поступает сттгня,7 Отсхтствия блок!!1>овки. Таким образом, Обтпля длина рабочего такта в этом слх чае составляет
О.чновремгнтто г перекчт< тенттгм т<оммутатопа и перестротткО1". УРПН ревергивный счетчик ве,ччччвает свое показание на 1. Состояние тпиггера уппявчгнття 14 не меняется, так кяк при отсутствии сигналя «R.7nêèpoRêa» схема
«И» 18 оста тся злкпьттой. Итак. в слхчае отсутствия сигналя «Блокиоовт<л» в т-м такте
ПРЕДЛаГаЕ:ТОЕ ЧСТТТОТТСТВО К КОНЦУ таКта ПОЧностью готово к прне>ту очеречного нябора.
Ряссмотппзт более счожныи случл "т. т<огчя
cHrHa7 «Бчокнровкл» в t-м такт вьтпаблтьтчяется. Тогда т-Та Rr.rvoap схемы «HF» 6 гигня.ч нг Trpo»R,чягтся. схемь, «И» 2 и 5 Нс открьтвятотся, и переключение коммутатора и перегтротткл 1-rn УРПН Hp пт>от!сходят. НО открьтвяется схема «И» 18, и сигнал с выходя
УРПН, зачержанный с помошью схемы задер>кки 17 на время т... необходимое для того.
50 чтооы err i Ha,1 с вьI хода с .См ь! «H, И>> 8 достпг схемы «И» 18, поступает т.л гхо-, «Вычптанис»
T p I r c T e p a 1 H p a R 7 c i r 11 H 1 -1 (т-.=- 1, !О К+2) т -.1.
Наличие этих триггеров управления обусловлено тем, что по условиям работы устройства входные нлборьк вызываюпцте спгнлл «Блокттровка», не должны учитываться в показлннях реверсивных счетчиков, и, следовательно, нз показаний тех pcBcpcrrBHI> счеттиков. на которые в 1-м тат те поступич сигнал, необходимо вычесть 1. В дальнейшем через t., солбатывает певерсивный счетчпт 12. 1 через 2t-„. изменяется состояние трттгггря упрявлгттття.
Через f t =2! -„- отключаютсч c> .p>tû суммнрования п подт<лючатотся схемы вьтчптлтшя R реверсивном счетчтткг. За.чер>кт<а ня т;, по,ч чаемая в схемах зaòr>>III<ï )9 и 20, необхочпма для того, чтобы вге тр тггерт,т Огвгрсттвного счетчика успелтт пгргвегтнуться. Таким Образом, т конттл t-го такта нл ревгпспвньтх с тгтчиках, соответствутoпт»х тем УРПН, кото!и те сраооталтт в ппотттлом такте, лафит;сировлня
ЛИШНЯЯ Г7IIH. ТПЯ. а ИХ ТГ ТТГГЕРт,т УRPaR7PIIIIII нахочятся в со< тоянтпт «Вьтчптян !г.. Когчл в (t — - 1) -м такте гт>я Олтт".ттлгт ггтт.р лтО > ттзтп IhcnR 1, ггn сигнал чгргз От«рт,тт чг ехай ттт-т
«И» !5 и «И,)И-, 1(> ттостмплгт ттл Rxn7II ргВРТ>СТТВНЫХ С ТЕТЧ<ТКОR тт ВТТЧПТЯГТ «Ë!IÒÒIIIIOIO гчинт!цу, О.чновргхтгтттто. ит ой!чя тепел схс мх
«И )И» 13. Этот с,riai;!л т грело тпт триггер управления в состояние «С,!Ожгнпг . 11 к мс ТЕТТТМ ЦЛЧаЛЛ (, -t-?)-ГО ТЛКТЛ Хтстт;Ойгтяо ГТТОRa Оклзьтвл<" сч в чгхn I HO%! состоя нптт. Поп этом, гслн R (t- — 1 ) -хт òa <т II T Iтхо 11! T !Тл бпп.
ОтличныЙ От HOPTK HIIBIIIPTO В t-хт такте. О с го восприттимятот Ii Обрабатыватот свотт УРПН и реверсттвньтс с IcT">.пкп, Еслтт Нс! пттттхочттт cínRa тот >к, набог то ттсвергттвчт г с тгт111тктт. Т!аботявтпчг в ппг,тычутцем тлктг. пг OT1т гr..tрабятьтвать сттгнал пергпо111гнття (пх ттепт
Обрязовлнчя тте >Сносов Откчю-тгнл трпгггпом хппавчеттпя), ч гхехтя «И» 18 пс acтся злкг!ттToA. R eTn>t c7 . тле r)>»H «!trim вьтп л ботт н C Irrналя «Блот<нровкa» берет нл себя Б33Н )(t. который вычагт этот сигнал На Rën7 схемы
«Иг)И» 9.
ВО ВСЕХ СЛуЧаяХ.. 1<С »ЧЛ ГТТГНя.7 Гп ГХЕ ТЫ «И»
5 пазt>åøapò пепестройку УРПН. о:тиовр мт пно ппонсхочнт с6оос соответствукппего Оевепсивного стетчикя, à его тпттггер мпрлвченттч хiстянав,чивается в состояние «C„ln>«pHIIP».
Таким образо.,т. пгеччяглем<>е х.стройгтво
ОСХ ЦТЕСТВЧЯЕт ОПгоятНВЬПТТТ КОНТПОЛЬ СООТВЕТствия xapatczppt«Trrк ттхочного потока сигналов равномерному и c поз!с тцт.то сттгттл,тя «R1oкировка» у«язывлет нябо ы сигттялов, нлрушаюшие равно>,iet>Hnc7R рягппглгленпя вхочного потока спгттл,чов. Прп этом некоторая Rt»борка из )!! результатов набчто7ення вхочнт.тх сигналов считается не соответствуюшей равномерному распределгтппо, если в пей какой.7ибо набор встречается бо.чее. чем Y раз.
475626
Предмет изобретения
1, Устройство для автоматического контроля статистической равномерности потока сигналов по скользящей выборке, содержащее генератор импульсов, коммутатор, схемы «И» и реверсивные счетчики, о т л и ч а ю щ е е с я тем, что, с целью повышения быстродействия, в него введены блоки подсчета числа повторений наборов и блок запоминания запретных наборов, причем входы устройства соединены с информационными входами блоков подсчета числа повторений наборов и блока запоминания запретных наборов, выход генератора импульсов соединен с входами синхронизации блоков подсчета числа повторений наборов и блока запоминания запретных наборов и через схему «И» — с входом коммутатора, выходы которого непосредственно и через группу схем «НЕ» соединены с первым и вторым входами группы схем «И», третьи входы группы схем «И» соединены с вторым входом схемы «И» и через схему «НЕ» — с выходом устройства, а выходы группы схем «И» — с входами разрешения блоков подсчета числа повторений наборов, выходы которых через многовходовую схему «ИЛИ» соединены с входами управления этих олоков и с первым входом двухвходовой схемы «ИЛИ», второй вход которой соединен с выходом блока запоминания запретных наборов, а выход — с выходом устройства и с входом сигнализации о запретном наборе блока запоминания запретных наборов.
2. Устройство по п. 1, отличающееся тем, что блок подсчета числа повторений наборов состоит из узла регистрации повторений наборов, реверсивного счетчика. триггера управления, схем задержки. схем «И», «ИЛИ», причем информационные входы блока связаны с информационными входами узла регистрации повторений наборов, вход разрешения перестройки блока связан с входом разрешения перестройки узла регистрации повторений наборов, входом сброса реверсивного счегчика и через первую схему «ИЛИ» с входом «Сложение» триггера управления, а второй вход первой схемы «ИЛИ» соединен с входом синхронизации блока через первую схему «И», второй вход которой связан с выходом «Вычитание» триггера управления, б 7OK0м COt3H}fCH C
«Вычитание» трппсра управления через вторую схему «И», второй вход которой через первую схему задержки соединен с выходом узла регистрации пов горений наборов, выхо:,ы триггера управления через вторую и третью схемы задержки связаны с входами управления реверсивного счетчика, выход переполнения которого связан с выходом блока, а счетный вход соединен с выходом узла регистрации повторений наборов через вторую схему «ИЛИ», второй вход которой через первую схему «И» соединен с входом синхронизации блока.
3. Устройство по и. 1, отл и ч ающеес я м, что блок запоминания запретных наборов состоит из узла р гистрации повторений
N наборов, схемы задержки и схемы «И», причем информационные входы узла регистрации повторений наборов связаны с информаiiIiîiii(i i÷è вxoдами блока, вход синхронизации блока связан с входом разрешения пере35 стройки узла регистрации повторений наборов, вход которого связан с выходом блока через схему «И», второй вход которой через схему задержки связан с входом сигнализации о запретном наборе.
