Цифровой вероятностный фильтр

 

Союз Советскик ц 479ll7

Сопиалистическнх

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Республик (61) Зависимое от авт. свидетельства (22) Заявлено 26.12.72 (21) 1867986/18-24 с присоединением заявки № (32) Приоритет

Опубликовано 30.07.75. Бюллетень № 28

Дата опубликования описания 09.10.75 (51) М. Кл. G 061 15/36

Государственный комитет

Совета Министров СССР по делам изобретений и открытий (53) УДК 681.333(088.8) (72) Автор изобретения

В, С. Гладкий

Морской гидрофизический институт АН Украинской ССР (71) Заявитель (54) ЦИФРОВОЙ ВЕРОЯТНОСТНЫЙ ФИЛЬТР

Изобретение относится к вычислительной технике и может использоваться для статистической обработки данных.

Известно устройство, решающее аналогичную задачу, состоящее из последовательно соединенных преобразователя аналог †к, подключенного к входной клемме фильтра, входных элементов «И» и динамического многоразрядного регистра сдвига, выходы которого соединены с первыми входами первого блока многоразрядных схем сравнения, вторые входы которого подключены к первым выходам датчика случайных чисел, а выходы этого блока соединены с первыми входами элементов «И» первой группы, вторые входы которых подключены к блоку управления, а выход каждого из элементов «И» первой группы соединен со счетным входом соответствующего реверсивного счетчика, разрядные выходы которого соединены с первыми входами элементов «И» второй группы, вторые вхо ды которых, вторые входы входных элементов «И» и вход сброса реверсивного счетчика подключены к блоку управления.

Цель изобретения — повышение быстродействия фильтрации.

Это достигается тем, что предлагаемое устройство содержит второй блок многоразрядных схем сравнения, элементы «И» третьей и четвертой групп, группы выходных элементов

«И» и постоянное запоминающее устройство, выходы разрядов каждой ячейки которого соединены с первыми входами второго блока многоразрядных схем сравнения, вторые входы которого соединены с вторыми выходами датчика случайных чисел, а выходы этого блока соединены с третьими входами элементов

«И» первой группы, причем знаковые разряды динамического многоразрядного регистра сдвига и постоянного запоминающего устройства подключены к входам элементов «И» третьей группы, выход каждого из которых соединен с управляющим входом соответствующего реверсивного счетчика, а выходы элементов «И» подключены к входу сложения параллельного сумматора, вход вычитания которого через элементы «И» четвертой группы, подключенные к блоку управления, соединен с первой ячейкой динамического многораз20 рядного регистра сдвига, выходы параллельного сумматора через группу выходных элементов «И», подключенных к блоку управления, соединены с выходом фильтра.

Предлагаемое устройство использует в сво25 ей работе принцип пакетного умножения чисел вероятностным методом.

В основе работы цифрового фильтра лежит вычисление «скользящего» среднего арифметического, Предварительно задаются интер30 валом «скользящего» усреднения, например, 479117

3

m отсчетов функции X(t). Обычно m«N, где N — длина числового ряда, представляющего исходную функцию X(t). На первом шаге вычисляется среднее арифметическое nepm

1 ЧГЧ вых mчисел РЯда: :М, = — Х1, на втоm, 1=1 ром шаге усредняются т чисел ряда, начиная со второго:

М,= — Х, ит.д.

1 т

1=2

m+j — 1

М1 — — + Х,, у=1,2,..., N — m+1. т

Таким образом, в последовательности текущих значений М,, будет выделена гармониче-. ская составляющая с частотой F, определяемая интервалом усреднения т. Если из исходной функции X(t) вычесть составляющую

M(t), представленную значениями М;, то в разностном сигнале Х" (t) =X(t) — M(t) составляющая F будет отфильтрована.

В зависимости от характера проводимых исследований, априорных сведений о свойствах процесса каждое из m чисел исходного ряда перед усреднением умножают на некоторые весовые коэффициенты, так что среднее арифметическое за один такт усреднения имеет вид

m+/-1

М,- = — Х,W, j=l, 2,, N — m+1.

1— = j

Функция W («ядро сглаживания») задана т своими значениями.

На чертеже приведена функциональная схема цифрового вероятностного фильтра, в котором m может принимать значения 32, 64, 128,256.

Цифровой вероятностный фильтр состоит из преобразователя аналог — код 1, динамического восьмиразрядного регистра сдвига 2 на

256 чисел, восьмиразрядных схем сравнения

3 и 4 для 256 чисел, датчика 5 равномерно распределенных случайных чисел (2X8 двоичных разрядов), постоянного запоминающего устройства 6, в котором хранятся т значений функции W, реверсивных счетчиков 7 на четырнадцать разрядов, блока управления 8, параллельного сумматора 9, входных элементов «И» 10, двухвходовых элементов «И» 11, трехвходовых элементов «И» 12, разрядных элементов «И» 13, двухвходовых элементов «И» 14, выходных элементов «И» 15. Выходы блока управления

8 возбуждаются последовательно в порядке возрастания номеров.

Цифровой вероятностный фильтр работает следующим образом.

После занесения в динамический регистр сдвига 2 первых 256 чисел исходного ряда

X(t) датчик 5 случайных чисел генерирует

64 пары случайных чисел. Результаты сравнения этих чисел с числами в постоянном запоминающем устройстве 6 и динамическом регистре сдвига 2 в виде последовательностей импульсов поступают на элементы «И» 12 и затем на счетные входы счетчиков 7. Одновременно умножаются знаки каждой пары чисел, результат умножения знаков в виде соответствующего потенциала поступает на управляющий вход счетчика 7. После этого результаты умножения со счетчиков 7 последовательно считываются в сумматор 9, где накапливается сумма Х;W;. Результат усреднения хранится в старших восьми разрядах сумматора 9, куда в обратном коде заносится число У. Результат вычитания поступает на выход фильтра и представляет собой первое число нового ряда X*(t). Далее информация в динамическом регистре сдвига 2 сдвигается на один разряд, заносится новое число (m+1)-е, и процедура вычисления следующего числа ряда Х (t) повторяется аналогично описанному.

При уменьшении т в два раза (m=128) в динамический регистр сдвига 2 заносятся числа исходного ряда Х(/) и нули поочередно.

В вычислении при этом участвует половина счетчиков 7; количество случайных чисел, вырабатываемых на одно «пакетное» умножение, при этом увеличивается вдвое с целью сохранения той же точности вычислений, а также для исключения необходимости выравнивания коэффициентов масштабирования чисел М; и Х; при вычитании. При уменьшении

m в четыре и восемь раз каждому числу ряда

X(t), заносимому в динамический регистр сдвига 2, предшествует соответственно 3 и 7 нулей. Соответственно увеличится количество вырабатываемых случайных чисел на «пакетное» умножение в четыре и восемь раз и составит 256 и 512. Этот принцип может быть положен за основу и при построении фильтра с другими коэффициентами изменения значения т (не обязательно кратное 2"). При

/такт= 10 ГЦ МаКСИМаЛЬНаЯ СКОРОСТЬ ВВОДа ЧИсел в процессор равна (1 — 3) кгц, минимальная скорость ввода не ограничена (f, тактовая частота блока управления 8) .

Предмет изобретения

Цифровой вероятностный фильтр, состоящий из последовательно соединенных преобразователя аналог †к, подключенного к входной клемме фильтра, входных элементов

«И» и динамического многоразрядного регистра сдвига, выходы которого соединены с первыми входами первого блока многоразрядных схем сравнения, вторые входы которого подключены к первым выходам датчика случайных чисел, а выходы этого блока соединены с первыми входами элементов «И» первой группы, вторые входы которых подключены к блоку управления, а выход каждого из элементов

«И» первой группы соединен со счетным вхо479117 хф Составл:тела А. Киселев

Корректор Е. Рогайлииа

Техред М, Семенов

Редактор Е. Караулова

?и1 аз 2- 86 5 Иад У 16:Ig Тираж 679 Подписное.!!!ИИПг1 Государсгасннсго коми cTà Совета Министров СССР ио делам иаобрстений и открытий

Москва, )К-35, Раун с:.<;:ë:ûo., д. 4 5

T ñ, рифtlsl, 1I . Сап, иова, 2 дом соответствующего реверсивного счетчика, разрядные выходы которо.о соединены с первыми входами элемент:в «, .> в оро., группы, вторыс входы которых, вторые входы входных элементов «И» и вход сброса реверсивного счетчика подключены к блоку управления, о т л и ч а ю щи и с;I тем, что, с целью повышения быстродействия, он содержит второй блок многоразрядных схем сраьпенпя, элементы

«И» третьей и четвертой групп, группы выходных элементов «И» и постоянное запоминающее устройство, выходы разрядов каждой ячейки которого соединены с первыми входамп второго блока многоразрядных схем сравнения, вторые входы которого соединены с вторыми выходами датчика случайных чисел, а выходы этого блока соединены с третьими входами элементов «И» первой группы, причем знаковые разряды динамического многоразрядного ре.-истра сдвига и постоянного запоминающего устройства подключены к входам элементов «И» третьей группы, выход каждого из которых соединен с управляющим входом соответствующего реверсивного счетчика, а выходы элементов «И» подключены к входу сложения параллельного сумматора, вход вычитания которого через элементы «И» четвертой группы, подключенные к блоку управления, соединен с первой ячейкой динамического многоразрядного регистра сдвига, выходы параллельного сумматора через группу

15 выходных элементов «И», подключенных к блоку управления, соединены с выходом фильтра.