Логический модуль

 

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

00 506I29

Союз Советских

Социалистических

Республик (61) Дополнительное к авт. свид-ву (22) Заявлено 05.04.73 (21) 1910606/26-21 с присоединением заявки № (23) Приоритет

Опубликовано 05,03.76. Бюллетень № 9

Дата опубликования описания 06.05.76 (51) М. Кл. - H 03К 19, 20

Государственный комитет

Совета Министров СССР па делам изобретений и открытий (53) УДК 681.325,65 (088.8) (72) Авторы изобретения

В. В. Родионов и О. М. Шатохин

Институт электронных управляющих машин (71) Заявитель (54) ЛОГИЧЕСКИЙ МОДУЛЪ

Устройство относится к вычислительной технике, может быть применено при разработке интегральных микросхем.

Известны логические модули, содержащие входные шины кода операций, соединенные с дешифратором кода операций, выходы которого подключены к схемам логической обработки и-разрядных операндов, и выходные шины.

Онако большое число внешних контактов известных логических модулей приводит к уменьшению параметра функционального разбиения модулей.

Цель изобретения — увеличение параметра функционального разбиения модуля.

Предлагаемый модуль отличается тем, что в нем дополнительно установлены и — 1-входовый элемент «ИЛИ» и двухвходовые элементы «И» и «ИЛИ», причем один из входов двухвходового элемента «ИЛИ» соединен с выходом первого разряда схемы логической обработки операндов, другой подключен к выходу двухвходового элемента «И», один из входов которого соединен с одним выходом дешифратора кода операций, другой вход двухвходового элемента «И» подключен к выходу n — 1входового элемента «ИЛИ», входы которого соединены со всеми выходами, кроме выхода первого разряда, схемы логической обработки операндов, а выход двухвходового элемента

«ИЛИ» соединен с одной из выходных шин.

Блок-схема логического модуля приведена

5 на чертеже.

Логический модуль содержит схему логической обработки операндов 1, выход 2 первого разряда которого соединен с одним из входов двухвходового элемента «ИЛИ» 3, шины вход10 ных операндов 4 и 5, дешифратор кода операций 6, один из выходов 7 которого подключен к одному из входов двухвходового элемента

«И» 8, входные шины кода операций 9, n — 1входовый элемент «ИЛИ» 10 и выходные ши15 ны 11 и 12.

Устройство работает следующим образом.

При выполнении любой логической операции («И», «ИЛИ», исключающее «ИЛИ») на выходе 7 дешифратора кода операций 6 имеет20 ся низкий уровень (логический нуль) и, следовательно, выход двух входового элемента

«И» 8 не влияет на прохождение сигнала результата операции первого разряда с выхода

2 схемы логической обработки операндов 1 че25 рез двухвходовый элемент «ИЛИ» 3 на выходную шину 11.

При операции сравнения на выходе 7 дешифратора кода операций 6 появляется высокий

506129

Формула изобретения

Составитель Гречинский

Техред А. Камышиикова Корректор М. Лейзерман

Редактор Б. Федотов

Заказ 944, 14 Изд. № 258 Тираж 1029 Подписное

ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Типография, пр. Сапунова, 2 уровень (логическая единица), а схема логической обработки операндов 1 при этом выполняет логическую операцию «исключающее

ИЛИ». Таким образом, при равенстве кодов входных операндов на выходах разрядов со 5 второго по и-ный схемы логической обработки операндов появляются низкие уровни (логические нули), и на выходе n — 1-входового элемента 10 также оказывается низкий уровень.

Если коды входных операндов в разрядах 10 со второго по п-ный не равны, на выходе а — 1входового элемента «ИЛИ» 10 присутствует высокий уровень. Так как при операции сравнения на выходе 7 дешифратора кода операций 6 имеется высокий уровень, разрешается 15 прохождение сигнала с л,— 1-входового элемента«ИЛИ» 10 на один из входов двухвходового элемента «ИЛИ» 3.

Кроме того, на двухвходовый элемент

«ИЛИ» 3 поступает результат операции «иск- 20 лючающее ИЛИ» над первыми разрядами входных операндов. Выходной сигнал снимается с выхода двухвходового элемента «ИЛИ»3.

Логический модуль, содержащий входные шины кода операций, соединенные с дешифратором кода операций, выходы которого подключены к схеме логической обработки и-разрядных операндов, и выходные шины, о т л ич а 1о шийся тем, что, с целью увеличения параметра его функционального разбиения, в нем дополнительно установлены и — 1-входовый элемент «ИЛИ» и двухвходовые элементы

«И» и «ИЛИ», причем один из входов двухвходового элемента «ИЛИ» соединен с выходом первого разряда схемы логической обработки операндов, другой подключен к выходу двухвходового элемента «И», один из входов которого соединен с одним выходом дешифратора кода операций, другой вход двухвходового элемента «И» подключен к выходу а — 1входового элемента «ИЛИ», входы которого соединены со всеми выходами, кроме выхода перьвого разряда, схемы ло пичес кой обработки операндов, а выход двухвходового элемента

«ИЛИ» соединен с одной из выходных шин.