Логическое устройство для подавления импульсов помех

 

ОП ИСАН ИЕ

ИЗОБРЕТЕН ИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к авт. свид-ву— (22) Заявлено 06.12.76 (21) 2425619/18-21 с присоединением заявки ¹â€” (23) Приоритет— (43) Опубликовано 05.04.78. Бюллетень № 13 (45) Дата опубликования описания 19.05.78

Сава Соеетских

Социалистических

Республик

Государственный комитет

Сонета Министров СССР по делам изобретений а открытий (53) УДК 621.374.32 (088.8) (72) Автор изобретения

В. Г. Бронов (71) Заявитель (54) ЛОГИЧЕСКОЕ УСТРОИСТВО ДЛЯ ПОДАВЛЕНИЯ

ИМПУЛЬСОВ ПОМЕХ

Изобретение относится к;импульсной технике и предназначено для использования в электронных и квазиэлектронных АТС и коммутато,рах.

Известно логическое устройство для пюдавлен ия;импульсов ломех, содержащее элемент согласования на входе, элемент совпадения, первый вход .которого непосредственно, а втор ой через элемент задержки и формирователь си|гналюв по (длительности соединены с выходом элемента согл,асовання:(1).

Недостатком известного устройства является низ кая эффективность подавления групгповых:и протяженных помех.

Цель изобретения — повышение,помехозащищенности устройства. Поставленная цель достигается тем, чтю в логическое устройство для подавления импульсов помех, содержащее элемент согласования на входе, элемент совпадения, аервый вход которого соединен с выходом фо рми рователя сигналов стандартной длительности, введены элемент ИЛИ и реле времени, причем выход элемента ИЛИ соединен с вторым входом элемента совладения и через реле вре мени с входом формнрователя сигналов стандартной длительности, первый вход — с выходом элемента согласования, второй вход — с выходом элемента совпадения.

На фиг. 1 приведена структурная схема предлюженного логического устрюйства для подавления импульсов помех; .на .фиг. 2 — аременные диаграммы егю 1работы.

5 Логическое устройство для подавления импульсов помех содержит элемент 1 согласования,,выхюд которого соединен с первым входом элемента 2 ИЛИ. Выход элемента ИЛИ соединен с одним из входов элемента 3 сюв10 падения, другой вход которого через,последовательно соединенные 1реле 4,времени;и фор мираватель 5 сигналов стандартной длительности также соедлнен с выходом элемента 2

ИЛИ. Второй вход элемента ИЛИ подключен

15 к выходу элемента 8 совладения.

Устройство работает следующим образом.

Сигнал с выхода элемента 1 согласования поступает на первый вход элемента 2 ИЛИ и с его выхода —,на первый,вход элемента 8 совпаден ия непюсредственню, а на;второй вход элемента совпадения — через реле 4 времени и формирователь 5.

Сигнал,на,выходе реле 4 .времени появляется лишь тогда, когда длительность входного

25 сигнала превыша ет время задержки реле. При этом длительность сигнала на выходе реле равна разности между длительностью входного сигнала и .временем задержки реле времени. Из этого сигнала на выходе формироватеЗО ля 5:формируется им пульс стандартной дли601824

72 гельности. При совпадении сигналов,с выходов элемента 2 ИЛИ и формирователя 5 на выходе элемента 8 сов паденья появляегся сиг-IaJI,;копорый, поступая íà .ВТрроН .вход элемента ИЛИ, JIIlpeII$ITGTBóåò пропадаHIHIo сигнала на .выходе IIIослед1него во время действия сигнала стандартной длительности при наличии сбоев .или пропадания сигнала на .первом входе элемента ИЛИ.

B,ðåçóëbTàòå на первом входе элемента 8 совпадения сипнал:присутствует даже п ри нал ичии импульсных помех lBO входном сигнале

7 а:на его выходе фо рм ируегся сигнал стандартной длительности.

В случае же когда, длительность входного сигнала оказывается меньше,времени задержки.реле 4, сигнал на,вход формирователя 5 не

IBoñTóïает, и сигнал ста нда рTHой длителbHîсти ,на выходе элемента 8 совпадения (выходе уст ройства) отсутствует.

Работяга устройства поясняется временными диаграммами на фиг, 2; а — информацио нные сигналы без ломех; б —,информационные сигналы, подвергшиеся,воз действию помех; в— сигнал на выходе элемента 2 ИЛИ; г — сигнал .на выходе ф ормиро вагеля 5; д — сигнал на выходе элемента 8 совпадения; t — время задержии реле 4; 3 дл ительHotc Tb станда ртного еи.гнала.

В случае поступления на вход устройства

eepiHiH iHMIIyJIb c0iB помех сигнал на выходе ,устройства не формируется, а в случае:наличия помех в информационном сигнале воз5 мо жность появления ложной выходной информации,в п редложенн ом устройстве меньше, чем в известных успройствах.

Формула изобретения

Логическое устрoHcllBo для подавления импульсов помех,,содержащее элемент согласо ва н ия яа входе, элемент совпадения, первый вход которого соединен с,выходом формирователя сигналов стандартной длительности, от.л ич а ю щ ее с я тем, что, с .целью повышеHiHH помехозащищенности, в него .введены элемент ИЛИ и,реле времени, причем выход элемента ИЛИ соединен с вторым .входом элемента совпадения и через реле времен и с входом формирователя сигналов стандартной дл ительносги, первый вход — с выходом элемента .согласования, второй вход — с выходом элемента совпадени я.

Источник информации, принятый во зн имание при экспертизе:

1. Авторское свидетельство СССР № 434599, М. кл. Н 03 К 19 F00, 16.02.72.

Логическое устройство для подавления импульсов помех Логическое устройство для подавления импульсов помех 

 

Похожие патенты:

Изобретение относится к радиотехнике и может быть использовано в радиоэлектронных устройствах различного назначения, в частности, в усилительных устройствах, импульсных устройствах, автогенераторах

Изобретение относится к электронике и предназначено для использования в логических устройствах на комплементарных МДП транзисторах, его задачей является упрощение логического элемента, решаемой за счет изменения связей истоков первого n-МДП и второго p-МДП транзисторов 3 и 2, позволившего использовать общие p-канальный и n-канальный МДП ключи 5 и 6 для формирования логических состояний функции F по обоим выходам 10 ДИЗЪЮНКЦИЯ F с t (F+t) и 12 ЗАПРЕТ F по t (F)

Изобретение относится к электроизмерениям, автоматике, импульсной, преобразовательной и др.технике и может быть использовано в качестве многофункционального устройства, например, сравнение фаз или напряжений, или длительностей, или формирователей в интегральном исполнении

Изобретение относится к электроизмерениям, автоматике, импульсной, преобразовательной и др.технике и может быть использовано в качестве многофункционального устройства, например, сравнение фаз или напряжений, или длительностей, или формирователей в интегральном исполнении

Изобретение относится к электроизмерениям, автоматике, импульсной, преобразовательной и др.технике и может быть использовано в качестве многофункционального устройства, например, сравнение фаз или напряжений, или длительностей, или формирователей в интегральном исполнении

Изобретение относится к цифровой вычислительной технике и может использоваться в МДП больщих интегральных схемах устройств каскадной логики

Изобретение относится к цифровой вычислительной технике и может использоваться в МДП больщих интегральных схемах устройств каскадной логики

Изобретение относится к области вычислительной техники и интегральной электроники, к интегральным логическим элементам БИС

Изобретение относится к элементам автоматики и вычислительной техники, в частности к магнитным тонкопленочным запоминающим и переключаемым элементам

Изобретение относится к устройству включения более высоких напряжений на полупроводниковой интегральной схеме с первой последовательной схемой из первого p-канального и первого n-канального транзистора, которая включена между выводом для первого высокого и выводом для первого низкого потенциала, с второй последовательной схемой из второго p-канального и второго n-канального транзистора, которая включена между выводом для первого высокого потенциала и первым входным выводом, причем точка соединения обоих транзисторов первой последовательной схемы соединена с выводом затвора второго p-канального транзистора и образует вывод для выходного сигнала, причем точка соединения транзисторов второй последовательной схемы соединена с выводом затвора первого p-канального транзистора, и причем вывод затвора второго n-канального транзистора образует второй входной вывод
Наверх