Устройство для последовательного выделения нулей из п- разрядного двоичного кода

 

Союз Советских

Сощиалистических

Республик нн739528 (б1) Дополнительное к авт. свид-ву (22) Занвлено 210278 (21) 2583307/18-24

G.06 F 7/06 с присоединением заявки М

Государственный комитет

СССР по делам изобретений. и открытий (23) Приоритет

Опубликовано 050680. Бюллетень М21

М) УД 681.327

-.:.(088. 8) Дата опубликования описания 050680

Б. Л. Золотаревский, В.В. Нэллин, М.В. Руцков .и В.В ° Смирнов (72) Авторы изобретения (71) Заявитель (54) УСТРОЙСТВО ДЛЯ ПОСЛЕДОВАТЕЛЬНОГО

ВЫДЕЛЕНИЯ НУЛЕЙ ИЗ A — РАЗРЯДНОГО

ДВОИЧНОГО КОДА

Йзобр ет ение относит с я к авт оматике.и вычислительной технике и предназначено для схем приоритета и ассоциативных устройств.

Известно устройство для выделения младшего значащего разряда, содержащее блок выделения нулей, дешифратор (1). Недостатком его является низкое быстродействие.

Известно также Устройство дпя последовательного выделения нулей из h -разрядного двоичного кода, содержащее в каждом разряде элемент

И-НЕ, триггер, регистр и элементы

И (2). Недостатком его является низкое быстродействие.

Целью изобретения является повышение быстродействия устройства.

Цель достигается тем, что устройство содержит параллельный и -разряд- 21I ный сумматор и тт элементов НЕ, при1. этом первый вход элемента И"НЕ каждого разряда соединен с тактовым входом устройства, второй вход элемента И-НЕ каждого разряда соединен. 2l с соответствуюшим выходом сумматора, третий вход элемента И-НЕ каждого разряда подключен через соответствующий элемент НЕ к входу первого операн да того же,разряда сумматора и к вхо-30 ду устройства того же разряда, а выход элемента И-НЕ каждого разряда соединен с первым входом триггера того же разряда и с соответствующим выходом устройства, причем второй вход триггера каждого разряда подключен к входу постоянного сигнала устройства, а выход триггера каждого разря да соединен с входом того же разряда второго операнда сумматора, к входу переноса которого подключен вход постоянного сигнала устройства.

На чертеже изображена структурная схема предлагаемого устройства. Оно содержит сумматор 1, элементы НЕ 2,элементы И-Нй 3, триггеры 4, тактовый вход 5.

Устройство работает следующим об- разом. В исходном состоянии триггеры обнулены. Исходный двоичный код поступает на входы nepsoro операнда сумматора 1 и входы элементов НЕ 2.

На вход переноса сумматора подается постоянно логическая единица, поэтому на выходах сумматора присутствует число, на единицу большее исходного двоичного кода. Это означает, что сигнал переноса распространяется (co стороны младших разрядов сум". матора) до первого нуля исходного

739528 двоичного кода. При этом на выхо дах сумматора в дайном разряде появляется единица, а во всех более младших разрядах — нули. Остальные разряды исходного двоичного кода не изменяются. При этом только . один элемент И-НЕ, соответствую- . щий разряду исходного двоичного кода, содержащему первый нуль, подготовлен к прохождению тактового им— пульса, поступающего на вход. 5 устройства. Это следует из того,что данный разряд на выходе элемента

НЕ и на выходе сумматора равен едйнице, более младшие разряды запрещены нулями, поступающими с сумматора, а на элементы И-НЕ, соответст- 15 вующие более старшим. разрядам, посту- . пают парафазные сигналы. Таким образом,. тактовый импульс проходит только через данный элемент И-НЕ и поступает на первый вход (синхронизирующий) : 2О соответствующего триггера 4. На вторые входй (информационные) всех триг " геров постоянно пЬдается логическая

- единица, поэтому положительный перепад тактового импульса, соответствующий его заднему фронту (положительный . импульс инвертируется, проходя через элементы И-. BE), установит триггер данного разряда в единицу.

Код с выходов триггеров поступает на входы второго операнда сумматора . и разрешает прохождение сигнала переноса до второго нуля исходного двоичного кода. При этом код, вновь сфор,мированный на выходах" сумматора, не изменяет состояния триггеров, поскольку запись производится только по заднему фронту тактового импульса.

Аналогично обнаруживаются нули в более старших ра зрядах, при этом в .триггерах по мере поступления так- 4О товых импульсов, соответствующих обработанным нулям, накапливаются еди- ницы, которые раэрешают дальнейшее прохождение сигнала переноса и тем самым запрещают повторное выделение обработанных нулей. Выходной код, состоящий из выделенного нуля-и едийиц, снимается с выхода элементов И-HE в моменты прохождения тактовых импульсо в

Предлагаемое устройство по отно« шению к входным кодам, инверсным рас-. смотренному„. является, как и прототип, устройством последовательного выделения единиц. 1аким образом, благодаря использованию параЛлельного сумматора и одной серии тактовых импульсов, быстродействие устройства существенно повышается по сравнению с прототипом.

Формула изобретения

Устройство для последовательного выделения нулей из и -разрядного двоичного кода, содержащее в каждом разряде элемент И-НЕ и триггер, о тличающееся тем,что,с целью повыаения быстродействия устройства, оно содержит параллельный ц -разрядный сумматор и элементов НЕ, при этом первый вход элемента И-НЕ каждого разряда соединен с тактовым входом устройства, второй.вход элемента И-НЕ каждого разряда соединен с соответствующим выхо-. дом сумматора, третий вход элемента

И-HE каждого разряда подключен через соответствующий элемент HE к входу первого операнда того же разряда сумматора и к входу устройства того же разряда, а выход элемента И-HE . каждого разряда соединен с первым входом триггера того же разряда и с соответствующим выходоМ устройства, причем второй вход триггера каждого разряда подключен -к входу постоянного сигнала устройства, а вйход триггера каждого разряда соединен с входом того же разряда второго операнда сумматора, к входу переноса которого подключен вход постоянного сигнала устройства.

Источники информации, принятйе во внимание при экспертизе

1. Авторское свидетельство СССР

В 278215, кл. G 06 F 5/02, 1969.

2. Авторское свидетельство СССР по заявке 9 2504715/24, кл. Ф О6 F 7/06, .1977 (прототип) °

739528

Составитель Е. Пупырев

Редактор Л. Волкова ТехрЕП A.Ùåïàíñêàÿ

Корректор Т. Скворцова

Заказ 2926/43 Тираж. 751 .ЦНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Подписное

Филиал ППП Патент, г. Ужгород, ул. Проектная, 4

Устройство для последовательного выделения нулей из п- разрядного двоичного кода Устройство для последовательного выделения нулей из п- разрядного двоичного кода Устройство для последовательного выделения нулей из п- разрядного двоичного кода 

 

Похожие патенты:

Изобретение относится к системе повторного упорядочения для повторного упорядочения элементов данных потока элементов данных, передаваемых через последовательное соединение первого коммутационного узла, буферного регистра и второго коммутационного узла

Изобретение относится к устройствам и способам обработки информации, в которых информация записывается, например, на дисковом носителе записи для однократной записи

Изобретение относится к вычислительной технике и может быть использовано для принятия решений с учетом экспертных оценок при разработке автоматизированных систем управления различными процессами и большими системами

Изобретение относится к вычислительной технике, а именно к устройствам обработки числовых массивов информации, предназначенным для перестановки строк и столбцов двумерного массива данных, представленного в виде матрицы

Изобретение относится к области вычислительной техники и может быть использовано при разработке узлов микропроцессора, в частности арифметических устройств, устройств приоритета и тому подобного

Изобретение относится к вычислительной технике и может быть использовано для построения средств автоматики, функциональных узлов систем управления

Изобретение относится к области вычислительной техники, а именно к устройствам обработки числовых массивов информации, и предназначено для перестановки строк двумерного массива (матрицы), хранящейся в памяти вычислительного устройства

Изобретение относится к вычислительной технике и может быть использовано для построения средств автоматики, функциональных узлов систем управления

Изобретение относится к вычислительной технике и может быть использовано для построения средств автоматики, функциональных узлов систем управления

Изобретение относится к вычислительной технике и может быть использовано для построения средств автоматики, функциональных узлов систем управления
Наверх