Параллельно-последовательный аналогоцифровой преобразователь

 

OHHCAHHE

ИЗОБРЕТЕНИЯ

Союз Советских

Социалистических

Республик (n> 758512

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к авт. свид-ву— (22) Заявлено 2006.77 (2) ) 2497736/18-21 с присоединением заявки ¹ (23) Приоритет

Опубликовано 2308.80.Бюллетень ¹ 31 (51)М. Кл.3

Н 03 К 13/17

Государственный комитет

СССР ио делам изобретений и открытий (53) УДК 681.32 (088,8) Дата опубликования описания 230880 (72) Авторы изобретения

О,И.Булавкин, Э.И.Подольный и В,E.ßMíûé

Белорусский ордена Трудового Красного Знамени государственный университет им.В.И.Ленина (7 3 ) Заявитель (5 4 ) ПАРАЛЛЕЛЬНО-ПОСЛЕДОВА ТЕЛЬН61Й АНАЛОГОЦИФРОВОЙ ПРЕОБРАЗОВАТЕЛЬ

Изобретение относится к области электронной измерительной техники.

Известен аналого-цифровой преобразователь параллельно-последовательного действия, содержащий набор компараторов, последовательный делитель, выходы которого подключены к первым входам компараторов, блок цифроаналогового преобразователя, входы которого соединены с выходами компараторов, а выход подключен ко вторым входам компараторов, тактовый генератор и блок управления (1).

Недостатком известного устройства является погрешность преобразования, 15 возникающая вследствие существования входных токов компараторов по цепи последовательного делителя.

Наиболее близким по техническому решению является преобразователь (2) .2О содержащий набор компараторов, выходы которых подключены к входам блока цифроаналогового преобразователя, первые входы подключены к

"5 последовательному делителю, а вторые -5 входы объединены и подключены к выходу блока:цифроаналогового преобразователя, генераторы тока смещения, подключенные к верхнему и нижнему концам делителя, причем источник сиг-зО нала соединен с одним из концов делителя.

Недостатком этого устройства является погрешность преобразования, возникающая вследствие существования входных токов компаратора по цепи делителя.

Целью изобретения является повышение точности преобразователя. Поставленная цель достигается тем, что в параллельно-последовательный амплитудно-цифровой преобразователь, содержащий компараторы, первые входы которых подсоединены к последовательному делителю, вторые входы объединены и подсоединены к выходу цифроаналогового преобразователя, а выходы подсоединены к входам цифро-аналового преобразователя, выходы генераторов токов смещения "подсоединены к противоположным концам последовательного делителя, вход первого генератора тока смещения соединен с первым выходом блока управления, второй выход которого соединен со входом цифроаналогового преобразователя, приче,л третий выход со входом второго генератора тока смещения, а вход соединен с выходом тактового генератора, дополни758512

30 тельно введен усилитель и суммирующий блок, первый вход которого соединен со входной шиной источника сигнала, второй вход соединен с входной циной источника опорного напряжения à его выход соединен с пер1 5 вым входом усилителя, второй вход которого соединен с выходом первого генератора тока смещения, а его выход соединен с выходом второго генератора ток а смещения .

На чертеже представлена структурная схема параллельно-последовательного цифро-аналогового преобраз он а тел я, содержащего суммирующий блок 1, усилитель 2, генераторы тока смещения 3, 4; делитель 5, кэмпараторы б, блок цифро-ан алогового преобразователя 7, тактоный генератор

8 и блок управления 9.

Устройство работает следующим образом.

На первый вход суммирующего бло- ка. подключено опорное напряжение.

При этом на том конце последовательного делителя, к которому подключен инвертирующий вход усилителя устано-. 25 вится напряжение, равное опорному с погрешностью, равной, где к — коК эффициент усиления усилителя, Величина тока смещения через последовательный делитель устанавливается генераторами сметцения тока 3 и 4 и, тем сатым, задается величина начальных порогов преобразователя. С тактового генератора поступают импульсы на блок управления, который выра- З5 батыв ает импульсы з анесения кодов

E,л .Гис тр с та1 ших и младших раз рядов цифро-аналогового Преобразователя и так товые импульсы. В начальном состоянии на входной шине источника сигнала потенциал

40 равен нулю, потенциалы выходов. кбмпараторов равны нулю, потенциалы выходов блока 7. тоже равны нулю, Пороги компараторов установлены таким образом, что при н ачале 4 5 работы происходит определение кода старших разрядов. Например, в случае 8-ми разрядного двухтактного преобразователя, первым тактом блока управления устанавливается вели- 50 чина тока смещения через последовательный делитель такой, что при этом определяется код первых (старших} четырех разрядов, который занесется в старший разряды блока 7, По 55 э тоИу коду блок 7 выра ба тыв ает н апряжение, которое изменит потенциал вторых входов компараторов . Вторым тактовым импульсом управляющего устройства изменится ток смещения генераторов смещения тока 3 и 4 в 1б раз так, что ширина шага преобразователя станет равной — предыдущего

1Ь значения.

Теперь преобразователь будет

orpeäåëÿTü код остаточного напряже- 65 ния, т.е. тото, которое равно разности U5õ " Дц„, . Приведенная последовательность операций преобразователя ничем не отличается ar работы обычного последовательно-параллельного преобразователя с одним набором компараторов и одним входным устройстном, Смещение всей шкалы после-1овательного делит ля объясняется тем, что суммарное сопротивление делителя много меньше выходного сопротивления генераторов смещения токов 3 и 4, поэтому любое изменение напряжения в любой точке делителя приведет к такому же сдвигу по напряжению кон— цон делителя. Усилитель воспримет этот сдвиг, как сигнал ошибки, который и будет скомпенсирован. Окончательная отцибка будет в к раз меньше.

Компенсация происходит за счет увеличения тока ДК, тока компенсации для обеспечения линейного режима усилителя, при этом поскольку компенсируются входные токи сработавших компараторов, то ЬО ошибки на входе последнего сработавшего КоМ паратора будет скомпенсиронано практически полностью, а на входе ранее сработавших компараторов сигнал ошибки будет перекомпенсирован,Однако это уже не имеет значения, поскольку перекомпенсация возникает после того, как эти компараторы выполнили свою функцию.

При использовании в схеме компен-, сации усилителя с коэффициентом усиления 50, погрешность преобразования не превышает величины + -младшего разряда.

Формула изобретения

Параллельно-последовательный аналого-цифровой преобразователь, содержащий компараторы, первые входы которых подсоединены к последовательному делителю, вторые входы объединены и подсоединены к выходу цифроаналогового преобразователя, а выходы подсоединены к входам цифроаналоговorî преобразователя, выходы генераторов токов смещения подсоединены к противоположным Концам последовательного делителя, вход первого генератора тока сметцения соединен с первым выходом блока управления, вто. рой выход которого соединен со входом цифроаналогового преобразователя, причем третий выход со входом второго генератора тока смещенИя, а вход соединен с выходом тактового генератора, отличающийся тем, что, с целью повышения точности в него дополнительно введен усилитель и суммирующий блок, первый вход которого соединен со входной шиной источника сигнала, второй вход

75В512

Составитель Л. Беляева

Редактор H.Êàòàìàíèíà Техред Н. Ковалева Корректор Н.Грнгорук

Заказ 5653 50 тираж 995 Подписное

ЦНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП "Патент", г. Ужгород, ул. Проектная, 4 соединен с входной щиной источника опорного напряжения, а его выход соединен с первым входом усилителя, второй вход которого соединен с выходом первого генератора тока смещения, а его выход соединен с выходом второго генератора тока смещения.

Источники информации, принятые во внимание при экспертизе

1 . Ав торск ое св иде тельство СС - Р

9 407423, кл. Н 03 К 13/17, 1972.

2. Патент СИЛ Р 3597761, кл.. 340-347, 1971 (прототип) .