Устройство для управления вводомвыводом информации

 

(ii) 769520 опНСАННЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социалистических

Республик (61) Дополнительное к авт. свид-ву (22) Заявлено 21.02.77 (21) 2453453/18-24 с присоединением заявки № (23) Приоритет (43) Опубликовано 07.10.80. Бюллетень № 37 (45) Дата опубликования описания 07.10.8С (51) М. Кл.з

G 06F 3/04

Государственный комитет (53) УДК 681.325 (088.8) по делам изобретений и открытий (72) Авторы изобретения

В. P. Дудкин, Ю. Г. Федосеев и В. Л. Комлык (71) Заявитель

Отдел Специального конструкторского бюро сейсмического приборостроения (54) УСТРОЙСТВО ДЛЯ УПРАВЛЕНИЯ ВВОДОМ-ВЫВОДОМ

ИНФОРМАЦИИ

Изобретение относится к области вводных устройств специализированных процессоров и предназначено для предварительного преобразования и ввода информации, полученной на сейсмических станциях, 5 и другой геофизической информации, и вывода результата обработки из процессора в ЭВМ.

Известно устройство для управления вводом-выводом (1), содержащее регистр хра- 1р нения информации и коммутаторы.

Недостатком известного устройства является недостаточное быстродействие.

Наиболее близким по технической сущности к изобретению является устройство 15 (2), содержащее входной коммутатор, вход которого соединен с первым входом устройства, а выход через последовательно соединенные буферный сдвигающий регистр и выходной коммутатор — с выходом устрой- 2р ства, первый коммутатор, выход которого соединен с входом буферного сдвигающего регистра.

В таком устройстве производится обработка только упакованной информации, причем результат выдается в ЭВМ в неупакованном виде и упаковка информации производится в ЭВМ. Обработка материалов, полученных на цифровых сейсмических станциях, и другой геофизической информа- 30 цпп с плавающей запятой невозможна без предварительного преобразования информации в ЭВМ. Все это значительно снижает скорость ввода данных в процессор и вывода результата в ЭВМ.

Целью изобретения является повышение быстродействия устройства.

Поставленная цель достигается тем, что в предложенное устройство введены два счетчика сдвигов, счетчик слов, дешифратор, триггер, второй коммутатор, два формирователя, элементы 2И вЂ” ИЛИ, И, ИЛИ вЂ” HE, НЕ. Входы второго коммутатора и псрвого формирователя соединены со вторым входом устройства, третий вход которого соединен со входом второго формирователя. Четвертый и пятый входы устройства через первые формирователь и элемент

И соединены с соответствующими входами счетчика слов, выходы которого через дешифратор соединены с входами триггера, выход которого соединен с входом первого элемента И и через последовательно соединенные вторые коммутатор и формирователь с первыми входами счетчиков сдвигов, вторые входы которых соединены с выходами элементов 2И вЂ” ИЛИ. Группы выходов счетчиков сдвигов соединены с входами соответствующих элементов ИЛИ вЂ” НЕ. Выход первого элемента ИЛИ вЂ” HE непосредствен769520

3 но, а выход второго элемента ИЛИ вЂ” НЕ через элемент НЕ соединены с входами второго элемента И, выход которого соединен с первыми входами первых коммутатора и элемента 2И вЂ” ИЛИ, второй и третий входы которого и первый вход второго элемента

2И вЂ” ИЛИ объединены и соединены с шестым входом устройства, седьмой вход которого соединен с входом третьего элемента

И, четвертым входом первого элемента

2И вЂ” ИЛИ и вторым входом второго элемента 2И вЂ” ИЛИ, третий вход которого соединен с выходом первого счетчика сдвига.

Выход второго элемента ИЛИ вЂ” HE соединен с четвертым входом второго элемента

2И вЂ” ИЛИ и вторым входом первого коммутатора, третий вход которого соединен с выходом третьего элемента И и пятым входом первого элемента 2И вЂ” ИЛИ. Выход буферного сдвигающего регистра соединен с входом третьего элемента И. Структурная схема устройства приведена на чертеже.

Устройство содержит входной коммутатор 1, буферный сдвигающий регистр 2, выходной коммутатор 3, коммутаторы 4, 5, формирователи 6, 7, счетчик 8 слов, счетчики 9, 10 сдвигов, триггер 11, дешифратор

12, элементы 2И вЂ” ИЛИ 13, 14, элементы

ИЛИ вЂ” НЕ 15, 16, элементы И 17 — 19 и элемент НЕ 20.

Устройство работает следующим образом.

При денормализации на формирователь

7 поступает код числа сдвигов вправо, который устанавливается в счетчиках 9, 10.

Если на выходах счетчика 10 будет хотя бы одна «1», то через элемент ИЛИ вЂ” НЕ

16 сигнал поступит на элемент 2И вЂ” ИЛИ

14, что разрешит прохождение синхросигнала на счетчик 10, на коммутатор 4 для разрешения сдвигов в буферном сдвигающем регистре 2 на четыре разряда за такт.

Через элементы НЕ 20 и И 18 поступит запрет на элемент 2И вЂ” ИЛИ 13 и на коммутатор 4, что запретит поступление сигналов на счетчик 9 и сдвиги в регистре 2 на один разряд вправо и влево.

Таким образом, по каждому такту из счетчика 10 вычитается единица, а в регистре 2 происходит сдвиг на четыре разряда вправо. При установлении на счетчике 10 кода, имеющего все нули, запрещающий сигнал через элементы ИЛИ вЂ” НЕ 16 и

2И вЂ” ИЛИ 14 закроет вход счетчика 10 и через коммутатор 4 остановит сдвиги на четыре разряда вправо за такт в регистре 2, а через элемент НЕ 20 этот сигнал как разрешающий поступит на элемент И 18. Если на выходах счетчика 9 будет хотя бы одна

«1», то через элементы ИЛИ вЂ  15 и И 18 разрешение поступит на элемент 2И вЂ” ИЛИ

13 и на коммутатор 4.

Теперь за каждый такт в регистре 2 производится сдвиг на один разряд вправо, а из счетчика 9 — вычитание единицы, до тех

65 пор, пока на его выходах не установятся все «О». При этом запрет через элементы

ИЛИ вЂ  15 и И 18 поступит на элемент

2И вЂ” ИЛИ 13 и на коммутатор 4. На этом заканчивается процесс денормализации.

При упаковке или распаковке на коммутатор 5 и на формирователь 6 поступают сигналы, указывающие какой упакованный формат применяется. По синхросигналу в счетчик 8 формирователя 6 заносится код количества упакованных слов минус единица. При наличии хотя бы одной «1» на выходе счетчика 8 через дешифратор 12, триггер 11 установится в такое состояние, при котором разрешающий сигнал поступит на элемент И 17, что разрешит прохождение синхросигнала на счетчик 8 и на коммутатор 5, и код числа сдвигов из формирователя

7 перепишется в счетчики 9, 10. Сдвиги в регистре 2 и управление этими сдвигами осуществляются так же, как и при денормализации. По окончании сдвигов в регистре 2 и счетчиках 9, 10 вновь устанавливается прежний код числа сдвигов, а из счетчика 8 вычитается «1». Как только на выходе счетчика 8 установятся все «О», триггер 11 через дешифратор 12 переключится в другое состояние и подаст запрет на коммутатор 5, что запретит установление кода числа сдвигов в счетчиках 9, 10, и на элемент

И 17, что запретит прохождение синхросигнала на счетчик 8. На этом заканчивается процесс упаковки или распаковки.

При нормализации на формирователь 7 поступает константа, которая устанавливается в счетчиках 9, 10, а на элементы И 19, 2И вЂ” ИЛИ 13 и 2И вЂ” ИЛИ 14 поступает разрешающий сигнал. Таким образом, при нормализации счетчики 9, 10 ооьединяются в единый счетчик.

Элемент И 19 подключается к инверсному выходу того триггера регистра 2, который является старшим разрядом мантиссы числа с плавающей запятой. На элементах И

19, 2И вЂ” ИЛИ 13 и на коммутаторе 4 будет разрешающий сигнал для сдвигов влево на один разряд до тех пор, пока в старшем разряде мантиссы числа будет «О». При этом по каждому такту в регистре 2 производятся сдвиги на один разряд влево и вычитание единицы из содержимого счетчиков

9, 10.

Как только в старшем разряде мантиссы появится «1», на элемент И 19 поступит запрещающий сигнал и через элемент 2И—

ИЛИ 13 запретит поступление синхросигналов на вход объединенных счетчиков 9, 10, а через коммутатор 4 запретит сдвиги в регистре 2 и закончится нормализация.

При этом на прямых выходах счетчиков 9, 10 будет находиться прямой код порядка нормализованного числа, а в регистре 2— мантисса нормализованного числа.

Таким образом, значительно повышено быстродействие устройства ввода и обеспе769520 чено преобразование чисел с плавающей запятой в числа с фиксированной запятой и наоборот, что особенно важно при обработке сейсмической информации, поступающей с цифровых сейсморазведочных станций, 5 так как освобождает ЭВМ от выполнения этих преобразований.

Макет устройства изготовлен и введен в состав процессора для цифровой обработки сейсмической информации в Краснодарском 10 филиале СКБ сейсмической техники и испытан в тресте «Краснодарнефтегеофизика».

Испытания показали его высокую надежность и эффективность. 15

По предварительным расчетам годовая экономия от внедрения одного устройства составит 70 тыс. рублей.

В 1977 году намечен выпуск установочной серии процессоров для цифровой обработки сейсмической информации, в состав которого входит предложенное устройство.

Формула изобретения

Устройство для управления вводом-выводом информации, содержащее входной коммутатор, вход которого соединен с первым входом устройства, а выход через последовательно соединенные буферный сдвигаюший регистр и выходной коммутатор — с з0 выходом устройства, первый коммутатор, выход которого соединен со входом буферного сдвигаюгцего регистра, отл ич а ющ е е с я тем, что, с целью повышения быстродействия устройства, в него введены два З5 счетчика сдвигов, счетчик слов, дешифратор, триггер, второй коммутатор, два формирователя, элементы 2И вЂ” ИЛИ, И, ИЛИ вЂ” НЕ, НЕ, причем входы второго коммутатора и первого формирователя соеди- 4О иены со вторым входом устройства, третий вход которого соединен со входом второго формирователя, четвертый и пятый входы устройства через первые формирователь и элемент И соединены с соответствующими входами счетчика слов, выходы которого через дешифратор соединены с входами триггера, выход которого соединен с входом первого элемента И и через последовательно соединенные вторые коммутатор и формирователь — с первыми входами счетчиков сдвигов, вторые входы которых соединены с выходами соответствующих элементов 2И вЂ” ИЛИ, группы выходов счетчиков сдвигов соединены с входами соответствующих элементов ИЛИ вЂ” НЕ, выход первого элемента ИЛИ вЂ” НЕ непосредственно, а выход второго элемента ИЛИ вЂ” HE через элемент НЕ соединены с входами второго элемента И, выход которого соединен с первыми входами первых коммутатора и элемента 2И вЂ” ИЛИ, второй и третий входы которого и первый вход второго элемента 2И—

ИЛИ объединены и соединены с шестым входом устройства, седьмой вход которого соединен с входом третьего элемента И, четвертым входом первого элемента 2И—

ИЛИ п вторым входом второго элемента

2И вЂ” ИЛИ, третий вход которого соединен с выходом первого счетчика сдвига, выход второго элемента ИЛИ вЂ” НЕ соединен с четвертым входом второго элемента 2И вЂ” ИЛИ и вторым входом первого коммутатора, третий вход которого соединен с выходом третьего элемента И и пятым входом первого элемента 2И вЂ” ИЛИ, выход буферного сдвпгающего регистра соединен с входом третьего элемента И.

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР

Ме 4б8234, кл. G 06F 3/04, 1972.

2. Авторское свидетельство СССР

Ко 521559, кл. G 06F 3/04, 1973 (прототип), 769520

Составитель Ю. Федосеев

Техред О, Павлова

Редактор Л. Утехина

Корректор Н. Федорова

Типография, пр. Сапунова, 2

Заказ 1988/14 Изд. Мз 494 Тираж 772 Подписное

НПО «Поиск» Государственного комитета СССР Ilo делам изобретений и открытий

113035, Москва, Я(-35, Раугнская наб., д, 4/5