Следящий стохастический интегратор

 

Союз Советскик

Социалистическими

; Республик

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

«iI789998

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (6! ) Дополнительное к авт. свид-ву (22) Заявлено 0401.79 (21) 2714153/18-24 (51)Ph Кл З с присоединением заявки Мо

C06 F 15/36

Государственный комитет

СССР по делам изобретений н открытий (23) Приоритет

Опубликовано 2 312З0 Бюллетень М 47 (53) УДК681. 3 (088,81

Дата опубликования описания 2 31280 (72) Авторы изобретения

А, Н. Мороз евич, С. Н. Мельникова и В. H. Ярмолик (71) Заявитель

Минский радиотехнический институт (54) СЛЕДЯЩИЙ СТОХАСТИЧЕСКИ .3 ИНТЕГРАТОР

Изобретение относится к вычислительной технике и может быть исполь-, зовано в качестве одного из основных многофункциональных узлов в стохастических вычислительных машинах. . 5

Известны стохастические следящие интеграторы,,содержащие последовательно соединенные .счетчик, схему сравнения, генератор случайных чисел, входы и выходы которых связаны 100%-й о обратной связью (1).

Основными недостатками таких интеграторов являются сложность и невысокое быстродействие.

Известен также следящий стохасти- i5 ческий интергратор,содержащий блок линейного кодирования, первый вход которого соединен с информационным входом интегратора и последовательно соединенные реверсивный счетчик, 20 .схему сравнения и генератор случайных чисел, выходы разрядов которого соединены с первыми входами одноименных разрядов схемы сравнения, вторые

-входы которых соединены с выходами одноименных разрядов реверсивного счетчика, выход схемы сравнения соединен со вторым входом блока линейного кодирования и выходом интегратора (2) . 3(Основным недостатком этого интегратора является ограниченное быстродействие.

Наиболее близким по технической сущности является следящий стохастический интегратор, содержащий блок линейного кодирования, блок-реверсивный счетчик, блок сравнения, генератор случайных чисел, суммирующий счетчик и коммутатор, первый и второй информационные входы которого соединены соответственно с первым н вторым входами блока линейного кодирования, первый и второй выходы коммутатора соединены соответственно с суммирующим и вычитающим входами реверсивного счетчика, а третий и.четвертый выходы соединены соответственно с суммирующим и вычитающим входами половины старших разрядов реверсивного счетчика, при этом вход суммирующего счетчика соединен с тактовым входом интегратора, а выход - с управляющим входом коммутатора. Работа этого интегратора для достижения заданной точности при уменьшенном числе тактов интегрирования посредством счетчика и коммутатора организуется в два этапа (31 . Его недостаток — .ограниченное быстродействие.

789998

Блок линейного кодирования

Функциональная схема

О.

Цель изобретения — повышение быстродействия.

Поставленная цель достигается тем,., что в следящий стохастический интегратбр, содержащий блок линейного кодирования, первый вход которого являет- . ся информационным входом интегратора, еверсивный счетчик, генератор случай. ных чисел, блок сравнения, первая группа входов которого .соединена соответственно с выходами генератора случайных чисел, а вторая группа входов с соответствующими выходами ревер сивного счетчика, выход блока сравнения соединен со вторым входом блока линейного кодирования и является выходом интегратора, суммирующий счет- 1$ чик, вход которого является тактовым входом, интегратор,.дополнительно введены дешифратор и группа коммутаторов, причем одноименные информационные входы всех коммутаторов объединены Щ и подключены соответственно к первому и второму выходам блока линейного кодирования, первый и второй выходы каждого коммутатора соединены соответственно с суммирующим и вычитающим входами соответствующего разряда реверсивного счетчика, выход суммирующего счетчика соединен со входом дешифратора, каждый выход которого соединен с управляющими входами соответствующих коммутаторов.

Влок-схема интегратора приведена на чертеже.

На первом этапе интегрирования сигналы, поступающие на входы коммутаторов, в зависимости от знака, переда- 5g ются в реверсивный счетчик в первый старший разряд, т.е. другими словами, входная информация поступает на входы +1 и -.1 (1 - номер триггера счетчика 3) реверсивного счетчика ,3 с выходов +1 и -1 коммутатора К1.

При этом 1,-1 младших разрядов реверсивного счетчика 3 в работе не участвуют, когда содержимое счетчика 5 станет равным 2 Си 2, на выходе счетчика

5 возникает сигнал, который поступа- 40 ет на вход дешифратора 6. По этому сигналу дешифратор 6 подключает выходы блока 1 линейного кодирования ко второму старшему разряду реверсивного счетчика 3. Начинается второй этап 65

Интегратор содержит блок 1 линейного кодирования, группу коммутаторов 2, реверсивный счетчик 3, блок

4 сравнения, суммйрующий счетчик 5, дешифратор 6, генератор 7 случайных чисел.

Первый выход 1 линейного кодирования соединен с первыми входами, а второй выход — co вторыми входами группы коммутаторов 2. Выходы коммутаторов группы 2 соединены с соответствующими выходами реверсивного счетчика 3, выходы которого соединены со вторыми входами блока 4 сравнения.

Выходы генератора 7 случайных чисел соединены с первыми входами блока 4 сравнения. Выход суммирующего счетчика

5 соединен со входом дешифратора 6, каждый выход кОторого соединен с управляющими входами соответствующих коммутаторов 2.

Интегратор работает следующим образом.

Перед началом работы счетчики 3 и 5 йаходятся в нулевом положении.

При включении интегратора на суммирующий вход блока 1 линейного кодирования поступает входной поток. В это же время на вход счетчика поступают тактовые импульсы. Блок 1 линейного кодирования выполняет функции сумматора по модулю два с двумя выходами, что поясняется таблицей. интегрирования! входная информация поступает на входй +2 и -2 реверсивного счетчика 3 с выходов +1 и -1 коммутатора К2, при этом в работе не участвуют уже — 2 младших разрядов реверсивного счетчика 3. Когда содержимое счетчика 5 станет равным

2 Еп 2, на выходе счетчика 5 появляется сигнал, который поступает на вход дешифратора 6. По этому сигналу дешифратор 6 подключает выходы блока 1 линейного кодирования уже к третьему старшему разряду реверсивного счетчика 3. Начинается третий этап интегрирования, при этом. входная информация поступает -на входы +3 и -3 реверсивного счетчика 3 с выходов

+1 и -1 коммутатора КЗ. В работе не участвуют 6 -3 младших разрядов ре789998

Заказ 904l/50

Подписное Патент, "ул. Проектная, 4 версивного счетчика 3. На В -ом этапе интегрирования входные сигналы передаются с весом 8 через коммутатор К 8 в самый младший -ый разряд реверсивного счетчика 3. Таким образом, на каждом этапе интегрирования, начиная со второго, происходит уточнение ранее накопленной величины.

Функция дешифратора б состоит в том, что на каждом этапе интегрирования он выбирает соответствующий коммутатор из блока коммутаторов 2. По окончании

-го этапа работы процесс "отслеживания" величины р(х ) может быть остановлен. Необходимо отметить, что на первом этапе интегрирования сравнение кодов счетчика 3 и генератора случай- 15 ных чисел 7 (ГСЧ) проиходит аналогичным образом, как и на втором, третьем и. E -ом этапах. Во всех случаях сравнивается 1 разрядный код содержимого счетчика 3 и 1 разрядный код случайно-Щ

ro числа. Однако на первом этапе интегрирования содержимое -1 младших разрядов остается неизменным, на втором этапе интегрирования содержимое

Г -2 младших разрядов реверсивного счетчика 3 остается неизменным и т.д.

На последнем, В -ом этапе интегрирования, — содержимое всех разрядов реверсивного счетчика 3. Этот факт сказывается только на точности преобразования код-вероятность. Так, на первом этапе интегрирования точность преобразонания определяется величиной

2 ", на втором — 2 на третьем—

1 Г

2 и т.д., а на -ом этапе- величи-. ной 2 35

Таким образом, введение в устройство дешифратора б и группы коммутаторов 2 сокращает процесс слежения ртрактически в E раз при 8 этапах интегрирования. 40

Формула изобретения

Следящий стохастический интегратор, содержащий блок линейного кодирования, первый вход которого является информационным входом интегратора, реверсивный счетчик, генератор случайных чисел, блок сравнения, первая группа входов которого соединена со- ответственно с выходами генератора случайных чисел, а вторая группа входов — с соответствующими выходами реверсивного счетчика, выход блока сравнения соединен со вторым входом блока линейного кодирования и является выходом интегратора, суммирующий счетчик, вход которого является тактовым входом интегратора, о т л и ч а ю— шийся тем, что, с целью повышения быстродействия, он содержит дешифратор н группу коммутаторов, причем одноименные информационные входы всех ком;утаторов объединены и подключены соответственно к первому и второму выходам блока линейного кодирования, первый и второй выходы каждого коммутатора соединены соответственно с суммирующим и вычитающим входами соответствующего разряда ренерсинного счетчика, выход суммирующего счетчика соединен со входом дешифратора, каждый выход которого соединен с управляющими входами соответствующих коммутаторов.

Источники информации, принятые во внимание при экспертизе

1. Гейнс. Стохастическая вычислительная машина. "Электроника", 1967, Р 14.

2. Яковлев B.D. и Федоров P.Ô,, Стохастические вычислительные машины. Л., "Машиностроение", 1974, с.150-154, рис. 66.

3 Авторское свидетельство СССР

Р 587468, кл. 0 06 + 15/36, 1976 прототип