Устройство для сортировки чисел

 

,881735

ОП ИСАНИЕ

ИЗОБРЕТЕН ИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советскик

Социалистмческик

Республик (61) Дополнительное к авт. свид-ву(22) Заявлено 18.07.79 (21) 2809829/18 — 24 с присоединением заявки J4— (23) Приоритет (51)М. Кл.

G 06 F 7/06

3Ъеудлретваивй квмитвт

СССР

lo делам изабрвтвиий и втврытий (53) УД К681.325.5 (088.8) Опубликовано 15.11.81 Бюллетень № 42

Дата опубликования описания

/ (72) Автор изобретения

А.Д.Калинский (71) Заявитель (54) УСТРОЙСТВО ДЛЯ СОРТИРОВКИ ЧИСЕЛ

Изобретение относится к автоматике и вычислительной технике и может быть использовано при реализации технических средств циф. ровых контрольно-измерительных приборов, устройств автоматического управления, средств отображения информации и ЦВМ.

Известно устройство для сравнения двоичных чисел с допусками, содержащее двоичные счетчики, элементы И, ИЛИ, блоки сравнения, блок памяти (1).

Однако для данного устройства характерно большое время выполнения операции и отсутствие возможности. обработки циклических кодов.

Наиболее близким к предложенному является устройство для сравнения двоичных чисел

15 с допусками, которое содержит двоичный счетчик, управляющий вход которого через инвертор подключен к шине управления, соединенной с одним из входов первого и второго элементов И и через формирователь импульсов

20 со входом установки в нулевое состояние триггеров и двоичного счетчика, выходы двоичного счетчика подключены ко входам блока сравнения, другие входы которого соединены с выходами блока памяти, управляющие входы которого подключены ко входам третьего и четвертого элементов И соответственно а и выходам первого триггера, вход установки этого триггера соедшен с выходом третьего элемента И, друтой вход триггера подключен к входу блока сравнения и другому входу четвертого элемента И, выход которого соеди- нен со входом установки в единичное состояние второго триггера, инверсный выход которого подключен к одному из входов пятого элемента И, друтой вход элемента И соединен с прямым выходом первого триггера, а прямой выход второго триггера подключен к другому входу второго элемента И (2).

Недостатком этого устройства является большое время выполнения операции стробирования и отсутствие возможности обработки циклических кодов.

Цель изобретения — повышение быстродействия и расширение функциональных возможностей за счет обеспечения сортировки циклических кодов.

881735

При обработке циклических кодов на управляющий вход 11 коммутатора 4 подается сигнал логического нуля, тогда на вторые входы элементов Исключающее ИЛИ 5 через коммутатор 4 с 6 -ro выхода блока 2 вычитания поступает сигнал старшего разряда кода разности кодов центра строба и входной стробируемой информации. Таким образом, на выходах элементов Исключающее ИЛИ 5 образуется код модуля разности кодов центра строба и входной стробируемой информации.

Сигналы младших 1, 2, ... n разрядов кода модуля разности кодов центра. строба и входной стробируемой информации с выходов

15 элементов Исключающее ИЛИ 5„, 5, ..., 5„ поступают на вторые входы схемы 7 сравнения, на первые входы которой подается и-разрядный код размера строба с блока 1 памяти, а сигналы остальных (старших) разрядов кода модуля разности кодов центра строба и входной стробируемой информации с выходов элементов Исключающее ИЛИ 5„, 5, ..., Sg, поступают на входы элемента ИЛИ вЂ” НЕ 6.

Если код младших разрядов кода модуля разности кодов центра строба .и входной стробируемой информации меньше или равен и-разрядному коду размера строба, то на выходе схемы 7 сравнения появляется сигнал логической единицы, который поступает на один из входов элемента И 8, при этом на выходе элемента И 8 он присутствует только в том случае, если ни на одном из выходов элементов Исключающее ИЛИ 5 нет сигнала логической единицы, в противном случае на выходе элемента ИЛИ вЂ” НЕ 6 появляется

5, " сигнал логического нуля, который запрещает прохождение сигнала логической единицы с выхода схемы 7 сравнения на выход устройства.

Таким образом, сигнал логической единицы о появляется на выходе элемента И 8, являюще40 гося выходом устройства, только в том случае, если код модуля разности кодов центра строба и входной стробируемой информации меньше или равен коду размера строба, т.е. в устройстве осуществляется математическое

45 стробирование.

Применение изобретения позволяет уменьшить время выполнения операции, а также с помощью одного устройства обрабатывать как линейные, так и циклические коды.

55

Поставленная цель достигается тем, что в устройство для сортировки чисел, содержащее схему сравнения, элементы НЕ, ИЛИ вЂ” НЕ, И, .Исключающее ИЛИ, блок. памяти, выходы которого соединены с входами первой группы схемы сравнения, выход которой подключен к первому входу элемента И, введены блок вычитания и коммутатор, причем информационные входы устройства соединены со входами первой грУппы блока вычитания, входы задания уставок устройства подключены ко входам второй группы блока вычитания, выход каждого i -го разряда которого, где 1 — 1, ..., Е, а ь — количество разрядов сортируемых чисел, соединен с первым входом j -го элемента Исключающее ИЛИ, выход 8 -го разряда блока блока вычитания подключен к первому информационному входу коммутатора, выход переноса блока вычитания через элемент

НЕ соединен со вторым информационным входом коммутатора, выход которого подключен ко вторым входам элементов Исключающее

ИЛИ, выходы элементов Исключающее ИЛИ с первого по и-ый соединены со входами второй группы схемы сравнения, выходы элемен- 2 тов Исключающее ИЛИ с (и+1)-ro по 0 -й подключены ко входам элемента ИЛИ вЂ” НЕ, выход которого соединен со вторым входом . элемента И, вход выбора режима устройства подключен ко входу управления коммутатора.

На чертеже представлена блок-схема устройства.

Устройство содержит блок 1 памяти, блок 2 вычитания, элемент НЕ 3, коммутатор 4, элементы Исключающее ИЛИ 54, 5, .-, 5(, элемент ИЛИ вЂ” НЕ 6, схему 7 сравнения, эле3 мент И 8, входные шины 9 и 10, управляющий вход 11.

Устройство работает следующим образом.

На входную шину 9 блока 2 вычитания подается цифровая информация в прямом коде о центре строба, а на входную шину 10— входные данные в инверсном коде. На выходах блока 2 вычитания появляется код разности кодов центра стробов и входной стробируемой информации.

При обработке линейных кодов на управляющий вход 11 коммутатора 4 подается сигнал логической единицы.

При этом на вторые входы элементов

Исключающее ИЛИ 5 проходит информация со второго информационного входа коммутатора 4, т.е. сигналы переноса старшего разряда, прошедшие через элемент НЕ 3 с (г. +1)-ro выхода блока 2 вычитания, а на первые входы элементов Исключающее ИЛИ 5 с 1, 2, ..., ь -го выходов блока вычитания 2 поступает код разностИ кодов центра стробов и входной стробируемой информации.

Формула изобретения

Устройство для сортировки чисел, содержащее схему сравнения, элементы НЕ, ИЛИ вЂ” НЕ, И, Исключающее ИЛИ, блок памяти, выходы которого соединены с входами первой группы схемы сравнеиия, выход которой подклю81735

ВНИИПИ Заказ 9972/73 Тираж 748 Подписное

Филиал ППП "Патент", г.ужгород, ул. Проектная, 4

5 8 чен к первому входу элемента И, о т л ич а ю щ е е с я тем, что, с целью повышения быстродействия и расширения функциональных возможностей за счет обеспечения сортировки циклических кодов, в него введены блок вычитания и коммутатор, причем информацион1 ные входы устройства соединены со входами первой группы блока вычитания, входы задания установок устройства подключены ко входам второй группы блока вычитания, выход каждого i -го разряда которого, где

1 — 1, -., 3, а е — количество разрядов сортируемых чисел, соединен с первым входом

-го элемента Исключающее ИЛИ, выход

3 -ro разряда блока вычитания подключен к первому информационному входу коммутатора, выход переноса блока вычитания через элемент НЕ соединен со вторым информационным входом коммутатора, выход которого подклю. чен ко вторым входам элементов Исключаю щее ИЛИ, выходы элементов Исключающее

ИЛИ с первого по и -ый соединены со входами второй группы схемы сравнения, выходы элементов Исключающее ИЛИ с (n +1)-го по 0 -й подключены ко входам элемента

ИЛИ вЂ” НЕ, выход которого соединен со вторым входом элемента И, вход выбора режима ycz10 ройства подключен ко входу управления коммутатора.

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР ¹ 543936, кл. G 06 F 7/04, 1975.

2. Авторское свидетельство СССР йа 538358, кл. G 06 F 7/04, 1976 (прототип).