Переключатель линий

 

(72) Автор изобретения

И.М.Букин (! ) заявитель (54) ПЕРЕКЛЮЧАТЕЛЬ ЛИНИЙ

Изобретение относится к вычислительной технике и технике связи и может быть использовано для переключения магистралей в многомашинных вычислительных комплексах.

Известен переключатель линий, содержащий включенные между первой и второй линиями встречно-параллельно соединенные группы, каждая из которых состоит из последовательно соединенных по первым входам первого и второго элементов И, причем вторые входы первого элемента -И первой группы и второго элемента И второй группы подключены к шине управле. ния (I ).

Недостат.ком известного устройства .является низкая помехозащищенность, обусловленная отсутствием взаимной блокировки групп во время прохожде- 20 ния сигналов.

Известен также переключатель линий, содержащий включенные между первой и второй линиями встречнопараллельно соединенные группы, каж", дая из которых состоит из последовательно соединенных по первым входам первого и второго элементов И, причем вторые входы первого элемента

И первой группы и второго элемента

И второй группы подключены к шине управления, элемент памяти, неинвертирующий выход которого соединен с вторым. входом первого элемента И второй группы, резисторно-емкостной элемент задержки, включенный на вхо", де элемента памяти, и блок управле" ния j2).

Недостатком данного переключателя является большая сложность, обусловленная наличием элементов памяти и задержки в каждой группе, элемента

ИЛИ и согласующих инверторов.

Цель изобретения .- упрощение пе" реключателя линий.

Поставленная цель достигается тем, что в переключателе линий, содержащем включенные между первой и второй ли3 97458 ниями встречно-параллельно соединен-, ные группы, каждая из которых состоит из последовательно соединенных по первым входам первого и второго элементов И, причем вторые входы 5 первого элемента И первой группы и второго элемента И второй группы подключены к шине управления, элемент памяти, неинвертирующий выход которого соединен с вторым входом 10 первого элемента И второй группы, резисторно-емкостной элемент задержки, включенный на входе элемента памяти, и блок управления, блок управления выполнен в виде элемента неравнозначности, первый вход которого соединен с выходом первого элемента И первой группы, второй вход " с выходом первого элемента И второй группы, а выход через резистор резисторно-емкостного элемента задержки подключен к входу синхронизации и входу "Сброс" элемента памяти, инвертирующий выход которого соединен с информационным входом и подклю- уу чен к второму входу второго элемента

И первой группы.

На фиг.1 изображена функциональная схема предлагаемого переключателя; на фиг.2 — временные диа -раммы работы,зо

Переключатель линий (фиг.1) содержит первую 11 и вторую 1,2 линию, первую 2.1 и вторую 2.2 группы. 1lервая (вторая) группа состоит из последовательно соединенных по первым входам первого 3.1 (3.2) и второго 4.1

ЭЗ (4.2) элементов И. Кроме того, пере- . ключатель линий содержит блок управления, в состав которого входят шина

5 управления, элемент 6 памяти (триггер), резисторно-емкостной элемент

7 задержки и элемент 8 неравнозначности.

Резисторно-емкостной элемент 7 задержки включает последовательно соединенные резистор 9 и конденсатор 10.

Первый вход элемента И 3.1 группы

2.1 подключен к первой линии 1.1 и к выходу элемента И 4.2 группы 2.2, а первый вход элемента И 3.2 - к второй линии и к выходу элемента И 4.1 группы 2.1.

Второй вход элемента И 3.1 группы.

2.1 и второй вход элемента И 4.2 группы 2.2 подключены к шине 5 управ- ления переключателя.

Второй вход элемента 3.2 группы

2.2 соединен с неинвертируащим выхо5 4 дом элемента 6 памяти, а второй вход элемента И 4.1 группы 2. 1 - с инвертирующим выходом и информационным входом элемента 6 памяти.

Первый вход элемента 8 неравнозначности связан с выходом элемента И 3.1 группы 2.1, а второй вход — с выходом элемента И 3.2 группы 2.2. Выход элемента 8 неравнозначности через резистор 9 элемента 7 задержки соединен с объединенными входами "Сброс" и

"Синхронизация" элемента 6 памяти, а через последовательную цепочку из резистора 9 и конденсатора 10 элемента 7 задержки - с общим..полюсом источника питания (на фиг.1 не показан), Вход S элемента памяти соединен с положительным йолюсом источника (значение логической "1") . Элементы И 3 и 4 каждой группы являются элементами с

TpeMR состояйиями: Нуль, Единица и "Разомкнуто" (высокое выходйое сопротивление). Состояние элемента зависит от сигнала на управляющем (втором) входе. Если сигнал на управляющем входе равен единице, элемент находится в третьем состоянии. Если: же этот сигнал равен нулю, состояние элемента определяется состоянием первого входа (линии) .

Резисторно-емкостной элемент 7 ,задержки служит для реализации необходимого временного сдвига сигналов в линиях. В качестве элемента 6 памяти используется фронтовой триггер.

На фиг.2а показан сигнал на линии

1.1; на фиг.2б — сигнал на линии

1.2; на фиг.2в - сигнал на втором входе элемента И 3.2 (сигнал на прямом выходе элемента 6 памяти); на фиг.2г - сигнал на выходе элемента

И 3.2 группы 2.2 (сигнал на выходе элемента И 4.2 группы 2.2); на фиг.2д - сигнал на инверсном выходе элемента 6 памяти; на фиг.2е — сигнал на выходе элемента И 4. 1 группы

2. 1 на фиг.2ж — сигнал на шине 5 управления (показано нулевое значение сигнала ); на фиг.2з — сигнал на синхровходе элемента 6 памяти сигнал на входе "Сброс" элемента памяти) .

Заштрихованные области соответствуют разомкнутому (третьему ) состоянию (фиг.2г и е).

Переключатель линий работает следующим образом (фиг.1 и 2).

На шину 5 управления подаетса сигнал разрешения (логический ":;" ) 5 974585 6 еская ) пере-, . из линии 1.1 в линию 1.2 (группа 2.1 мер, передача раз- замкнута, группа 2.2 разомкнута). зависимости от Если теперь появляется нулевой сигнал

1 и 1.2 возможны и в линии 1. 2 (фиг. 2b ), то, поскольомбинации. Пусть, $ ку на втором входе элемента И 3.2 ный момент обе группы 2.2 держится "Единица" единичном состоя- (фиг.2в), состояние элемента И 3.2 нулевом (gèã,2à, не изменяется, остается третье состояние фиг.2г, а следовательно, и в исутствует нуле- 1е остальной части схемы изменений не происходит (Фиг.2д,е и з), т.е. соппы 2.2 -:сигнал, храняется передача из линии 1.1 в алом в линии 1.2, линию 1.2 (продолжается передача с г.2г). Такой .же линии, в которой раньше появился .элемента И 4.2, 1$ "Ноль" ) Так происходит до тех пор, 5 управления пода- пока сигнал "Ноль" в линии 1.1 не иг. 2ж ). По этой изменяется на сигнал "Единица" де элемента И 3. 1 (Фиг.2а ). При этом на выходе элеует единичный сиг- мента И 3. 1 группы .2. 1 появляется ольку на второй 20 единичный сигнал, на выходе элемента

1 группы 2.1 пода- 8 неравнозначности — нулевой, кото.2д), элемент 4.1 рый через элемент 7 задержки с заI I I I нии "разомкнуто" держкой С поступает на входы Сброс в элементов И 3.1 . и "Синхронизация" элемента 6 памяти

2.2 единичные сиг- 2$ t фиг.2з ) и изменяет его состояние. лемент 8 неравно- На втором входе элемента И 3.2 IloRB» и сигнал с его ляется "Ноль" (Фиг ° 2в ), на выходе ерез элемент 7 за- тоже "Ноль" (Фиг.2г), вследствие брос" и "Синхрони- чего элемент И 4.1 переходит в третье емента 6 памяти. y} состояние (Фиг.2е), в результате единичных сигна- чего группа 2. 1 размыкается и прои 1.2 передача из исходит передача из линии 1.2 в литствует . нию 1.1. При пропадании нулевого сигинии 1.1 появляет- нала в линии 1.2 (Фиг.26) с выхода

), он снимается с $$ элемента И 3.2 единичный сигнал.по.1 группы 2.1 и дается на вход элемента 8 неравнолемента 8 неравно- значности (фиг.2r)Ä с выхода котоа которого снимает": рого по-прежнему снимается нулевой л.. Последний через сигнал на входы "Сброс" и "CNHxpoHNой элемент 7 задерж;< зация" элемента 6 памяти (фиг.2з), поступает на вход сохраняя состояние последнего неизнхронизации элемен- менным. Передача из линии 1.2 пре2з). Схема фронтово.- кращается, и переключатель линии изована так,что, приходит в исходное состояние.

Сброс" отрабатывает- $ Использование изобретения позвоотносительно входа ляет значительно упростить переключатель по сравнению с прототипом ения единичного сигд н чного сиг- при сохранении основных характериснхронизация" элемен- тик. Данный переключатель содержит яется состояние по- в 1,8 раз меньше корпусов (конденчное (фиг.2в и 2д ), сатор плюс резистор считается за один ппы корпус).

Формула изобретения или зап рета (лог ич дачи. Пусть напри решена (Фиг.2ж). 8 состояния линий 1. четыре различные к например, в началь линии находятся в нии, а триггер 6 в б и д) . В этом случае тирующем выходе пр вой сигнал (Фиг.2в элемента И 3.2 гру совпадающий с сигн т.е. "Единица" (фи сигнал .и на выходе поскольку на шину но "Разрешение" (Ф же причине на выхо группы 2.1 существ нал (,Фиг.2а). Поск вход элемента И 4. на "Единица" (Фиг. находится в состоя (Фиг.2е). С выходо и 3.2 групп 2.1 и налы подаются на э значности и нулево выхода снимается ч держки на входы "С зация" (Фиг.2з ) эл

Таким образом, при лах на линиях 1.1 линии в линию отсу

Как только на л ся "Нуль" (Фиг.2а выхода элемента 3 подается на вход э значности, с выход ся единичный сигна резисторно-емкостн ки с задержкой Ч"

"Сброс" и выход си та 6 памяти (фиг.

ro триггера 6 реал сигнал по входу " ся с опережением

"Синхронизация".

8 момент появл нала на входе "Си та 6 памяти измен следнего на едини вследствие чего элемент И 3.2 гру

2.2 переходит в третье состояние (Фиг.2г), а элемент И 4.1 группы 2.1 транслирует нулевой сигнал (Фиг.2e).

Таким образом, при соотношении сигналов линий !. 1 и 1.2 "Ноль" и "

"Единица" соответственно происходит коммутация передачи нулевого сигнала

Переключатель линий, содержащий включенную между первой и второй линиями встречно-параллельно соединен7 974585, 8 ные группы, каждая из которых сос- :--емкостного элемента задержки подклютоит из последовательно соединенных чен к входу синхронизации и входу по первым входам первого и второго "Сброс" элемента. памяти, инвертирую- элементов И, причем вторые входы пер щий выход которого соединен с инфорвого элемента .И первой группы и второ-$ мационным .входом и подключен к BTQ го элемента И второй группы подключе рому входу второго элемента И первой ны к шине управления, элемент памяти группы. неинвертирующнй восход которого соединен с вторым входом первого элемента Источники информации, И второй группы, резисторно-емкостной 1в принятые во внимание при экспертизе элемент задержки, включенный на входе 1.Вгоз-ГН/FP;Un!bus Switch. Aotii, элемента памяти, .и блок управления, 1973, Document йо CSS-ИО-F-101-19, отличающийся тем, что, Fig.4-40 line Logis t.!unit. с целью упрощения, блок управления 2. Техническая документация ПЮ СИ выполнен в виде элемента неравно- ts 4501 (переключатель шины} 2б3.089. значности, первый вход которого сое- .496.33, блок элементов БЗ 949б динен с выходом первого элемента И (управление расширителем). M. Инотипервой группы, второй вход - с выхо- тут электронных управляющих машин, дом первого элемента И второй гРУппы 1980, альбом и 3, приложение 2 (проа выход через резистор резисторно- в тотип).

97М85

Составитель И. Форафонтов

Редактор Л.Алексеенко Техред И. Тепер Корректор 8, Ïðîõíåíêî

Заказа 8735/78 Тираж 959 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

И 3035, Иосква, Ж-35, Раушская наб., д. 4/5

Филиал ППП "Патент", r. Ужгород, ул. Проектная, 4