Устройство для возведения в степень

 

УСТРОЙСТВО ДЛЯ ВОЗВЕДЕНИЯ В СТЕПЕНЬ, содержащее коммутатор, К вычислительных блоков, каждый из которых содержит коммутатор, квадрат тор, умножитель (где , m-показатель степени), причем в каждом вычислительном блоке выход квадратора соединен с первым информационным входом умножителя и с первым информационным входом комму.татора, отличающееся тем; что, с целью повышения быстродействия, в устройство введены элемент НЕ, а в каждый вычислительный блок введены регистр основания степени, регистр показателя степени и регистр результата , причем первый информационный вход коммутатора устройства соедднен с информационным входом регистра основания степени и входом основания степени устройства, второй информационный вход коммутатора устройства соединен с шиной логической единицы устройства, вход показателя степени устройства соединен с входом элемента НЕ,первым управляющим входом коммутатора устройства и информационным входом регистра показателя степени первого вычислительного блока, выход элемента НЕ соединен с вторым управляющим входом коммутатора устройства, тактовые входы регистра основания степени , регистра результата и регистра показателя степени Каждого вычисли тельного блока соединены с тактовым входом устройства,, выход регистра основания степени i-го вычислительного блока (,К) соединен с вторым информационным входом умножителя 1-го вычислительного блока, выход умножителя 1-го вычислительного блока соединен с первым информационным входом коммутатора i-го вычислительного блока, выход коммутатора-устройства соединен с информационным входом регистра результата первого вычислительного блока,, выход регистра результата i-го вычислительного блока соединен с ин (Л формационным входом квадратора этого вычислительного блока, выход регистра основания степени i-го вычислительного блока соединен с информационным входом регистра основания степени (i-fl)-ro вычислительного блока, выход коммутатора i-го вычислительного блока-соединен с информационным входом регистра результата (i+l)-ro вычислительного оо блока, прямой и инверсный выходы старшего разряда регистра показасо со теля хзтепени i-ro вычислительного блока соединены соответственно с первым и BTOfftjM управляющими входами коммутатора i-ro вычислительного блока, выходы (K-i)-x младших разрядов регистра показателя степени i-го вычислительного блока соединены соответственно с (К-1)-ми старшими разрядами регистра показателя степени (i+l)-ro .вычислительного блока , выход коммутатора последнего вычислительного блока является выходом устройства.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

З(511 Й 06 F 7/552

ОПИСАНИЕ ИЗОБРЕТЕНИ н двтоесному свидетельству

ГОСУДАРСТБЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОП(РЫТИЙ (21) 3537936/18-24 (22) -11.01 ° 83 (46) 23.04.84. Вюл. Р 15 (72) A.A.Ìåëüíèê и И.Г.Цмоць (53) 681.325(088.8) (56) 1.. Авторсное свидетельство СССР

М 643887, кл. С, 06F 7/556, 1976.

2. Авторское свидетельство СССР

М 752334, кл,. С, 06 F 7/38, 1978 (прототип). (54) (57) УСТРОЙСТВО ДЛЯ ВОЗВЕДЕНИЯ

В СТЕПЕНЬ, содержащее коммутатор, К вычислительных блоков, каждый из которых содержит коммутатор, квадратор, умножитель (где K=- 1о - ь, rn -показатель степени), причем в каждом вычислительном блоке выход квадратора соединен с первым информационным входом умножителя и с первым инфррмационным входом коммутатора, о т л и ч а ю щ е е с я тем; что, с целью повышения быстродействия, в устройство введены элемент НЕ, а в каждый вычислительный блок введены регистр основания степени, регистр показателя степени и регистр результата, причем первый информационный вход коммутатора устройства соединен с информационным входом регист. ра основания степени и входом основания степени устройства, второй информационный вход коммутатора устройства соединен с шиной логической единицы устройства, вход показателя степени устройства соединен с входом элемента НЕ,первым управляющим входом коммутатора устройства и информационным Входом регистра показателя степени первого вычислительного блока, выход элемента НЕ соединен с вторым управляющим входом коммутатора устройства, такто„„SU„„1087990 А вые входы регистра основания степени, регистра результата и регистра показателя степени Каждого вычислительного блока соединены с тактовым входом устройства, выход регистра основания степени i — го вычислительного блока (i=1,К) соединен с вторым информационным входом умножителя i ãî вычислительного блока, выход умножителя 1 † вычислительного блока соединен с первым информационным входом коммутатора i-ro вычислительного блока, выход коммутатора устройства соединен с информационным входом регистра результата первого вычислительного блока,. выход регистра результата i-го вычислительного блока соединен с информационным входом квадратора этого вычислительного блока, выход регистра основания степени i — го вычислительного блока соединен с информационным входом регистра основания степени (i+1)-го вычислительного блока, выход коммутатора i-ro вычислительного блока. соединен с информационным входом регистра результата (i+1)-го вычислительного блока, прямой и инверсный выходы старшего разряда регистра показателя степени i-го вычислительного блока соединены соответственно с первым и вторым управляющими входами коммутатора i-ro вычислительного блока, выходы (K-i)-х младших разрядов регистра показателя степени

i†- ro вычислительного блока соединены соответственно с (К-i)-ми старшими разрядами регистра показателя степени (i+1)-го вычислительного блока, выход коммутатора последнего вычислительного блока является выходом устройства.

1087990

Изобретение относится к вычислительной технике и может быть использовано в высокопроизводительных устройствах обработки цифровой информации для вычисления функций

y=N

Известно устройство для вычисления показательных функций у = N, содержащее блок управления, блок управления, блок суммирования, сумматор, элемент ИЛИ, m-1 вычислительных Кодов, каждый из которых содержит умножитель, элемент И, элемент

ИЛИ и блок суммирования, который содержит регистр, сумматор и коммутатор (13.

Наиболее близким к предлагаемому является устройство для возведения в, .степень, содержащее коммутатор, К вычислительных блоков, каждый из которых содержит коммутатор, квацратор, умножитель (где К=0о w, m-показатель степени), причем В каждом вычислительном блоке выход квадратора соединен с первым информационным входом коммутатора f.ll .

Недостатком известных устройств является низкое быстродействие.

Цель изобретения — повышение быстродействия устройства.

Поставленная цель достигается тем, что в устройство для возведения в степень, содержащее коммутатор, К вычислительных блокоВ, каждый из которых содержит коммутатор, квадратор, умножитель (где Х=Ь гщ, m — показатель степени), причем в каждом вычислительном блоке выход квадратора соединен с первым информационным входом умножителя и с первым информационным входом коммутатора, введены элемент HE а в каждый вычислительный, блок введены регистр основания степени, регистр показателя степени и регистр результата, причем первый информационный вход коммутатора устройства соединен с информационным входом регистра основания степени и входом основания степени устройства, второй информационный вход коммутатора о устройства соединен с шиной логической единицы устройства, вход показателя степени устройства соединен с входом элемента НЕ, первым управляющим входом коммутатора устройства н информационным входом регистра показателя степени первого вычислительного блока, выход элемента НЕ соединен с вторым управляющим входом коммутатора устройства, тактовые .входы регистра осно- . вания степени, регистра результата и регистра показателя степени каждого вычислительного блока соединены с тактовым входом устройства, выход регистра основания степени i-го вычислительного блока (i=1 К) соеди55 бО

65 двоичной системе счисления, определяется крайнбя левая единица. При последовательном чтении цифр слеванаправо от этой единицы выполняются операции: если очередная цифра нуль, то результат предыдущей. операции возводится в квадрат; если очередная цифра единица, то предыдущий результат возводится в квадрат, а затем умножается на основание степени. нен с вторым информационным входом умножнтеля, i-ro вычислительного блока, выход умножителя i-го-вычислительного блока соединен с первым информационным входом коммутатора

5 1 — го вычислительного блока, выход коммутатора устройства соединен с информационным входом регистра результата первого вычислительногоблока, выход регистра результата

10 1-ro вычислительного блока соединен с информационным входом квадратора этого вычислительного блока, выход регистра основания степени i ão вычислительного. блока соединен с информационным входом регистра основания степени (1+1)-ro вычислитель. ного блока, выход коммутатора i-ro вычислительного блока соединен с информационным входом регистра результата (i+1)-го вычислительного блока, прямой и инверсный выходы старшего разряда регистра показателя степени i-го вычислительного блока соединены соответственно с первым и вторым управляющими входами коммутатора i-го вычислительного блока, выходы (К-i)-x младших разрядов регистра показателя степени 1-го вычислительного блока соеДинены соответственно с (К-i)-ми старшими

30 разрядами регистра показателя степени (i+1)-го вычислительного блока, выход коммутатора последнего вычислительного блока является выходом устройства.

35 На чертеже приведена структурная схема предлагаемого устройства..

Устройство содержит элемент 1 .НЕ, коммутатор 2, К вычислительных блоков 3, каждый из которых содержит регистр 4 основания степени, регистр

5 результата, регистр б показателя степени, квадратор 7, умножитель 8, коммутатор 9, вход 10 показателя степени устройства, вход 11 основания степени устройства, тактовый вход 12 устройства, шину 13 логической единицы устройства.

Количество вычислительных блоков

3 определяется по формуле K=fog rn г т,е, К меньшее целое значение выра50 жения 1о w .

В устройстве для возведения-в степень используется бинарный способ сокращения количества умножений ° В показателе степени, записанном в

1087990

10

За начальный результат принимается основание степени.

Устройство работает следующим образом..

В первом такте в регистр 4 основания степени первого вычислительно)го блока 3 записывается основание степени,в регистр б показателя степени записывается показатель степени без первого разряда и в .регистр

5 результата записывается или осно- 10 вание степени (первый разряд показателя степени единица) или единица в младшем разряде (первый разряд показателя степени нуль). Передача . необходимой информации в регистр 5 результата осуществляется посредством коммутатора 2, управляемого первым разрядом показателя степени.

На квадраторе 7 число, записанное в регистре 5 результата, возводится в квадрат. Результат возведения в квадрат поступает на умножитель

8, где он умножается на основание степени. Результаты с умножителя и квадратора поступают соответствен:но на первые и вторые информационные входы коммутатора 9 и в зависимости от значения второго разряда показателя степени на выход коммутатора

9 поступает результат умножения З0 (второй разряд показателя степени равен единице) или результат возведения в квадрат (второй разряд показателя степени равен нулю) .

BHHHIIH ЗаКаз 2673/45

Тираж 699 Подписное

Филиал ППП "Патент", r.Óæãîðîä, ул. Проектная,4

Во втором такте производится запись результата вычислений первого. вычислительного блока 3 во второй, запись информации с выходов коммутатора 9 в регистр 5, передача значения основания степени в регистр

4 основания степени,. запись показателя степени без второго разряда в регистр б показателя степени.

Одновременно в первый вычислительный блок 3 записываются новые элементы обрабатывающего массива.

В каждом вычислительном блоке 3 выполняется одна итерация алгоритма возведения в степень. Операция возведения в степень выполнится при прохождении операндами всех вычислительных блоков 3.

Предлагаемое устройство работает по конвейерному принципу. Его быстродействие определяется временем выполнения одной итерации, т,е. тактом конвейера. данное время определяется формулой

tp2+ кВ + ком+ Ум где t

Таким образом, предлагаемое устройство позволяет повысить быстродействие, а особенно его выгодно использовать при обработке большого массива данных.