Вероятностное устройство для решения уравнения лапласа

 

1.ВЕРОЯТНОСТНОЕ УСТРОЙСТВО ДЛЯ РЕШЕНИЯ УРАВНЕНИЯ ЛАПЛАСА, содержащее триггер, прямой выход которого подключен к первому входу первого элемента И, выход которого соединен с управляющим входом блока памяти и первым входом второго элемента И, выход которого подключен к первому входу первого элемента ИЛИ, второй вход которого объединен с первым управлякицим входом накапливающего сумматора и подключен к выходу окончания считывания блока памяти, информационный выход которого является информационным выходом устройства и соединен с информационным входом первого регистра, информационный выход которого подключен к информационному входу накапливающего сумматора, информационный выход первого регистра объединен с информационным входом устройства и подключен к информагщонному входу блока памяти, разряды адресного входа которого соединены соответственно с выходами элементов И первой группы, первые входы которых соединены соответственно с разрядами информационного выхода регистра блуждания, разряды информационного входа которого соединены соответственно с выходами элементов И второй группы, первые входы которых соединены соответственно с выходами первой группы блока обхода области, выход которого является выходом конца счета устройства и подключен к входу установки в ноль триггера, .вход установки в единицу которого являе .тся входом запуска устройства и объединен с первым входом блока обхода области и первым входом второго элемента ИЛИ, второй вход которого объединен со счетным входом счетчика (П и подключен к выходу старшего разряда первого регистра, вход установки двух младших разрядов которого объединены с входом элемента задержки и подключен к выходу переполнения счетчика, выход второго элемента ИЛИ соединен с вторыми входами элементов И второй группы,- генератор тактовых импульсов, выход которого соединен с вторым входом первого . элемента И, информационным выходом второго, третьего и четвертого регистров соединены с первыми входами соответственно первого, второго и третьего блоков сравнения, выходы которых подключены соответственно к первому, второму и третьему входам третьего элемента И, выход которого соединен с входом элемента НЕ и вторым входом второго элемента И, второй вход блока обхода области является входом установки максимальных координат устройства, информационные входы второго, третьего и четвертого реги

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (19) (11) зЮ G Об F 15/32

OllHCAHHE ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТКОЙ (21) 3543950/18-24 ,(22) 25.01.83 (46) 07.05.84. Вюл. 9 17 (72) С.Г.Гришкин (71) Казанский ордена Трудового Красного Знамени и ордена Дружбы народов авиацион. ый институт им. А.П.Туполева (53) 681.32(088.8) (56) 1. Авторское свидетельство СССР

Ф 951319, кл. G Об F 15/32, 1902.

2. Авторское свидетельство СССР по. заявке 9 3350758/24, кл. С 06 F 15/32 (прототип). (54) (57) 1 . ВЕРОЯТНОСТНОЕ УСТРОЙСТВО

ДЛЯ РЕШЕНИЯ УРАВНЕНИЯ ЛАПЛАСА, содер- жащее триггер, прямой выход которого подключен к первому входу первого элемента И, выход которого соединен с управляющим входом блока памяти и первым входом второго элемента И, выход которого подключен к первому входу первого элемента ИЛИ, второй вход которого объединен с первым управляющим входом накапливающего сумматора и подключен к выходу окончания считывания блока памяти, информационный выход которого является информационным выходом устройства и соединен с информационным входом первого регистра, информационный выход которого подключен к информационному входу накапливающего сумматора, информационный выход первого регистра объединен с информационным входом устройства и подключен к информационному входу блока памяти, разряды адресного входа которого соединены соответственно с выходами элементов И первой группы, первые входы которых соединены соответственно с разрядами информационного выхода регистра блуждания, разряды информационного входа которого соединены соответственно с выходами элементов И второй группы, первые входы которых соединены соответственно с выходами первой группы блока обхода области, выход которого является выходом конца счета устройства и подключен к входу установки в ноль триггера, .вход установки в единицу которого является входом запуска устройства и объединен с первым входом блока обхода области и первым входом второго элемента ИЛИ, второй вход которого объединен со счетным входом счетчика и подключен к выходу старшего разряда первого регистра, вход установки двух младших разрядов которого объединены с входом элемента задержки и подключен к выходу переполнения счетчика, выход второго элемента

ИЛИ соединен с вторыми входами элементов И второй группы, генератор тактовых импульсов, выход которого соединен с вторым входом первого элемента И, информационным выходом второго, третьего и четвертого регистров соединены с первыми входами соответственно первого, второго и третьего блоков сравнения, выходы которых подключены соответственно к первому, второму и третьему входам третьего элемента И, выход которого соединен с входом элемента НЕ и вторым входом второго элемента И, второй вход блока обхода области является входом установки максимальных координат устройства, информационные .входы второго, третьего и четвертого реги109!172 стров образуют соответстьенно первый, второй и третий входы установки границ устройства, вероятностный преобразователь, который содержит регистр, три узла сравнения, элемент

НЕ, шесть элементов И и генератор случайных чисел, выход которого подключен к первым входам первого, второго и третьего узлов сравнения, вторые входы которых подключены соответственно к разрядам информационного выхода регистра, информационный вход которого является входом задания закона распределения устройства, выход первого узла сравнения соединен с входом элемента НЕ и инверсным входом первого элемента И, выход второго узла сравнения соединен с прямым входом первого элемента И и инверсным входом второго элемента И, выход третьего узла сравнения подключен к прямому входу второго элемента И и перво.му входу третьего элемента И,выходы

I элемента НЕ, первого и второго элементов И соединены с первыми входами соответственно четвертого, пятого и шестого элементов И, вторые входы третьего, четвертого, пятого, шестого элементов И и генератора г случайных чисел вероятностного преобразователя объединены и подключены к выходу первого элемента ИЛИ, а выходы третьего, :четвертого, пятого и шестого элементов

И вероятностного преобразователя соединены с вторыми входами соответ- ственно первого, второго и третьего блоков сравнения и первым входом четвертого блока сравнения, выход которого подключен к четвертому входу

\ третьего элемента И, о т л и ч а ющ е е с я тем, Фто, с целью повышения быстродействия, в него введены первый и второй дешифраторы, пятый регистр, регистр гравиц, комМутатор, третий, четвертый и пятый элементы ИЛИ, третья группа элементов И, сУмматор по модулю два и.регистр числа испытаний, разряды информационного выхода которого соединены с первыми входами соответствующих элементов И третьей группы, выходы которых соединены соответственно с входами разрядов счетчика, выход переполнения которого подключен к второму управляющему входу накапливающеГо сумматора и первому входу третьего элемента ИЛИ, второй вход ,которого объединен с входом обнуления регистра границ и первым входом блока обхода области, выходы второй группы которого соединены соответственно с входами группы первого дешифратора, выход которого подключен к информационному входу регистра границ, информационный выход которого соединен с первым входом компаратора, выход которого подключен к первому входу четвертого элемента

ИЛИ, выход которого соединен с входам разрешения считывания блока памяти и первым входом пятого элемента ИЛИ, выход которого подключен к .вторым входам элементов И второй груп" пы, выход элемента задержки соединен

c входом разрешения записи блока п,1мяти, вторым входом пятого. элемента ИЛИ и третьим входом блока обхода области, четвертый вход которого объединен с третьим входом третьего элемента ИЛИ и подключен к:выходу сумматора по модулю два, первый и второй входы которого соединены с выходами соответственно двух старших разрядов первого регистра, выход третьего элемента ИЛИ соединен с вторыми входами элементов И ,,третьей группы, выход элемента НЕ подключен к второму входу четверто- го элемента ИЛИ, второй вход четвертого блока сравнения подключен к инсрормационному выходу пятого регистра, информационный вход которого является четвертым входом установки границ устройства, выходы третьего, четвертого, пятого и шестого элементов И вероятностного преобразователя соединены соответственно с входами группы второго дешифратора, выход которого подключен к второму входу компаратора, а инфор- о мационный вход регистра числа испытаний является входом установки числа испытаний устройства, Устройство по п. 1, о т л ич а ю щ е е с я тем, что блок обхода области содержит регистр первой и второй координаты, первый и второй узлы сравнений, первый и второй формирователи импульсов, первый и второй счетчики, первый, второй и третий элементы ИЛИ, первый, второй, третий и четвертый элементы задержки, группу элементов И, выходы которых являются второй группой выходов блока, разряды информационных вы ходов первого и второго регистров являются первой группой выходов бло1091!72 ка, соединены с первыми входами соответствующих элементов И группы и подключены к первым входам соответственно первого и второго узлов сравнения, вторые входы .которых соединены с информацн ными входами регистров соответственно первой и второй координаты, информационные выходы которых объединены и являются вторыми входами блока, выход первого узла сравнения соединен с входом первого формирователя импульсов, выход которого подключен к первому входу первого элемента ИЛИ, выход которого соединен со счетным входом первого счетчика, выход переполнения которого является выходом блока, выход второго узла сравнения соединен с входом второго формирователя импульсов, выход

Изобретение относится к вычислительной технике и может быть использовано для решения уравнения

Лапласа, аппроксимированного конеч5 но-разностными уравнениями.

Известно устройство обхода области, содержащее элементы задержки, логические элементы, регистры, соединенные с первыми входами схем 10 сравнения, счетчики, выходы которых подключены ко вторым входам схем сравнения и являются выходами устройства. Это устройство является одним из блоков вероятностных устройств для решения конечно-раэностных уравнений и позволяет эффективно решать краевые задачиИ .

Недостатком данного устройства является низкая эффективность применения его в известных вероятностных устройствах для реыения уравнения

Лапласа.

Наибапее близким по технической сущности к предлагаемому является рероятностное устройство для решения уравнения Лапласа, содержащее блок оперативной памяти, блок постоянной памяти, управляемый вероятностный (1-и)-полюсник генератор тактовых

У

30 импульсов, блок вычисления требуемого числа испытаний, суммирующий и ус— которого соединен с вторыми входами элементов И группы и входом первого элемента задержки, выход которого под" ключен к второму входу первого элемента ИЛИ и первому входу второго элемента ИЛИ, выход которого соединен с установочным входом второго счетчика, счетный вход которого подключен к выходу третьего элемента ИЛИ, первый и второй входы которого соединены с выходами соответственно второго и третьего элементов задержки, входы которых являются соответственно третьим и четвертым входами блока, а второй выход второго элемента ИЛИ, третий вход первого элемента ИЛИ и установочный вход первого регистра объединены и являются первым входом блока. редняющий блок, управляемый счетчик, блок обхода области, регистр блуждания, регистр информации, триггер,переключатель, три регистра, две схемы сравнения, счетчик минимальной ординаты, шесть элементов И, два элемента ИЛИ, элемент НЕ и элемент задержки, причем единичный вход триггера соединен с пусковым входом устройства, с третьим входом первого элемента ИЛИ и с первым входом блока обхода области, а нулевой вход — с первым выходом блока обхода области и выходом окончания счета устройства, второй вход блока обхода области подключен к входу установки начального адреса устройства, а третий вход — к входу признака регистра информации, к второму входу третьего элемента И, к выходу переполнения управляемого счетчика, к входу элемента-задержки и к входу переключателя, выход которого соединен с входом сброса триггера, выход триггера соединен с первым входом первого элемента И, к второму входу которого подключен генератор тактовых импульсов, выход первого элемента И соединен с входом тактовых импульсов блока оперативной памяти и с первым входом четвертого зле1091172 мента И, вход блока nc còoÿííoé памяти соединен с входом установки 3Gкона распределения устройства, а выход — с вторым входом управляемого вероятностного (l-п)-полюсника, первый вход которого соединен с входом установки разрядности области устройства, выход управляемого вероятностного (1-и)-полюсника соединен с вторым входом регистра блуждания, !

О второй выход обхода области соединен с первым входом второго элемента И, выход которого соединен с первым входом регистра блуждания, второй вход которого элемента И со- !5 .единен с выходом первого элемента ИЛИ, второй вход которого соединен с выходом элемента задержки, первый вход первого элемента ИЛИ соединен с выходом признака узла регист- 2О ра информации и со счетным входом управляемого счетчика, вторые вход и выход которого соедин@я соответственно с выходом и вторым входом бло 1 / ка вычисления требуемого числа испыта- 5 ний, первый вход блока вычисления требуемого числа испытаний соединен с первым выходом суммирующего и усредня щего блока, а третий вход соединен с входом установки степени точ- 30 ности устройства, первые вход и выход оперативной памяти являются соответственно информационными входом и выходом устройства, а вторые вход и выход соединены соответственно с 35 первыми выходом .и входом регистра информации, второй выход которого соединен с входом суммирующего и усредняющего блока, второй выход суммирующего и УсРеДнЯющего блока соеДинен о 4О с первым входом третьего элемента, выход которого соединен с вторым входом регистра информации, третий выход блока обхода области соединен с первым входом первой схемы сравнения, во ход которой соединен со счетным входом счетчика минимальной ординаты, группа выходов регистра блуждания соединена <с вторыми входами вторых схем сравнения и с группой входов шестого элемента И, выход которого соединен с третьим:входом блока оперативной памяти, третий выход блока оперативной памяти соединен с вторым. входом второго элемента:ИЛИ, выход которого соединен с третьим, входом управляемого вероятностного (1-и)-полюсника, второй вход четвертого. элемента И соединен c,âûõîäoì пятого элемента И и с входом элемента

НЕ, а выход соединен с первым входом втррого элемента ИЛИ, первые входы первого, второго и третьего регистров и счетчика минимальной ординаты соединены с группой входов установки границ вписанного прямоугольника устройства, а их выходы соединены с первыми входами вторых схем сравнения, второй вход первой схемы сравнения соединен с выходом счетчика минимальной .ординаты, выходы вторых схем сравнения соединены с входами пятого элемента И, выход элемента НЕ соединен с входом шестого элемента И(2).

В прототипе в процессе решения э дачи осуществляется последовательное сокращение размерности исследуемой области, При этом реализуется построчный обход узлов сеточной области, начиная с минимальной строки узлов и кончая максимальной строкой, что существенно увеличивает время решения задачи и снижает быстродействие решения.

Цепь изобретения — повышение быстродействия (при решении уравнения Лапласа во всех узлах исследуемой сеточной области).

Поставленная цель достигается тем, что вероятностное устройство для решения уравнения Лапласа, содержащее триггер, прямой выход. которого подключен к первому входу первого элемента И, выход которого соединен с управляющим входом блока памяти и первым входом второго элемента И,выход которого подключен к первому входу первого элемента ИЛИ, второй вход которого объединен с первым управля», ющим входом накапливающего сумматора и подключен к выходу окончания считы" вання блока памяти, информационный выход которого является информационным,выходом устройства и соединен с информационным входом первого регистра, информационный выход которого подключен к информационному входу накапливающего сумматора, информационный выход первого регистра объединен с информационным входом устройства и подключен к информационному входу блока памяти, разряды адресного входа которого соединены соответственно с выходами элементов И первой группы, первые входы которых соединены соответственно с разрядами информационного выхода регистра блуждания, l09ll72 разряды информационного входа которого соединены соответственно с выходами элементов И второй группы, первые входы которых соединены соответственно с выходами первой группы 5 блока обхода об.. ти, выход которого является выходом конца счета устройства и подключен к входу установки в ноль триггера, вход установки в единицу которого является выходом запуска устройства и объединен с пер-: вым входом блока обхода области и первым входом второго элемента ИЛИ, второй вход которого объединен со счетным входом счетчика и подключен к выходу старшего разряда первого регистра, вход установки двух младших разрядов которого объединен с входом элемента задержки и подключен к выходу переполнения счетчика, 20 выход второго элемента ИЛИ соединен с вторыми входами элементов И второй группы, генератор тактовых импульсов, выход которого соединен с вторым входом первого элемента И, 25 информационные выходы второго, третьего и четвертого регистров соединены с первыми входами соответственно первого, второго и третьего блоков сравнения, выходы которых под30 ключены соответственно к первому, второму и третьему входам третьего элемента И, выход которого соединен с входом элемента НЕ и вторым входом второго элемента И, второй вход блока обхода области является входом установки максимальных координат устройства, информационные входы второго, третьего и четвертого регистров образуют соответственно первый, второй и третий входы установки границ устройства, вероятностный преобразователь, который содержит регистр, три узла сравнения, элемент НЕ, шесть элементов И и генера тор случайных чисел, выход которого подключен к первым входам первого, второго и третьего узлов сравнения, вторые входы KQTopfBc подключены соответственно к разрядам информационного выхода регистра, информационный вход 50 которого является входом задания закона распределения устройства, вы-. ход первого узла сравнения соединен с входом элемента HE и инверсным входом первого элемента И, выход второго узла сравнения соединен с прямым входом первого элемента И и инверсным входом второго элемента

И, выход третьего узла сравнения подключен к прямому входу второго элемента И и первому входу третьего элемента И, выходы элемента HE первого и второго элементов И соединены с первыми входами соответственно четвертого, пятого и шестого элементов И., вторые входы третьего, четвертого, пятого и шестого элементов

И и вторые входы третьего, четвертого, пятого и шестого элемента н генератора случайных чисел вероятностного преобразователя объединены и подключены к выходу первого элемента

ИЛИ, а выходы третьего, четвертого, пятого и шестого элементов И вероятностного преобразователя соединены с вторыми входами соответственно первого, второго и третьего блоков сравнения и первым входом четвертого блока сравнения, выход которого подключен к четвертому входу третьего элемента И, введены первый и второй дешифраторы, пятый регистр, регистр границ, компаратор, третий, четвертый и пятый элементы ИЛИ, третья группа элементов И, сумматор по модулю два и регистр числа испытаний, разряды информационного выхода которого соединены с первыми входами соответствующих элементов И третьей группы, выходы которых соединены соответственно с входами разрядов счетчика, выход переполнения которого подключен к второму управляющему входу накапливающего сумматора и первому входу третьего элемента ИЛИ, второй вход которого объединен с входом обнуления регистра границ и первым входом блока обхода области, выходы второй группы которого соединены соответственно с входами группы первого дешифратора, выход которого подключен к информационному входу регистра границ, информационный выход которого соединен с .первым входом компаратора, выход которого подключен к первому входу четвертого элемента ИЛИ, выход которого соединен с входом разрешения считывания блока памяти и первым входом пятого элемента ИЛИ, выход которого соединен с вторым входом -элементов И второй группы, выход элемента задержки соединен с входом разрешения считывания записи блока памяти, вторым входом пятого элемента ИЛИ и третьим входом блока обхода области,четвертый вход которого объединен с

109 C 172

Блок обхода области 9 (фиг.2) содержит регистр 39 первой координаты, узел 40 сравнения, счетчик 41 (первой координаты),группа элементов

И 42, формирователь 43 импульсов, элемент ИЛИ 44, элемент 45 задержки, формироватепь 46 импульсов, элетретьим входом третьего элемента

ИЛИ и подключен к выходу сумматора по модулю два, первый и второй входы которого соединены с выходами сост. ветственно двух старших разрядов первого регистра, выход третьего элемента ИЛИ соединен с вторыми входами элементов И третьей группы,выход элемента НЕ подключен к второму входу четвертого элемента ИЛИ, t0 второй вход четвертого блока сравнения подключен к информационному выходу пятого регистра, информационный вход которого является четвертым входом установки границ устрой- t5 ства, выходы третьего, четвертого, пятого и шестого элементов И вероятностного преобразователя соединены соответсжеино с входами группы второго дешифратора, выход которо- р0 го подключен к второму входу компаратора, а информационный вход регистра числа испытаний является выходом установки числа испытаний устройства.

Блок обхода области содержит регистр первой и второй координа— ты, первый и второй узлы сравнения, первый и второй формирователи импульсов, первый и второй счетчики, первый, второй и третий элементы

ИЛИ, первый, второй, третий и четвертый элементы задержки группы элементов И, выходы которых являются второй группой выходов блока, разряды

35 информационных выходов первого и второго регистров являются первои группой выходов блока, соединены с первыми входами соответствующих элеИ группьt H подключены первым 40 входам соответственно первого и в вто, P ого узлов сравнения, вторые входы которых соединены с информационными выходами регистров соответственно первой и второй координаты, информа 45 пионные выходы которых объединены и являются вторыми входами блока,выход первого узла сравнения соединен с входом первого формирователя импульсов, выход которого соединен со счетным входом первого счетчика, выход переполнения которого является выходом блока, выход второго узла сравнения соединен с входом второго формирователя импульсов, выход котороэлего соединен с вторыми входами элементов И группы и входом первого элемента задержки, выход которого подключен к второму входу rtepsoro элемента ИЛИ и первому входу второго элемента ИЛИ, выход которого соединен с установочным входом второго счетчика, счетный вход которого подключен к выходу третьего элемента

ИЛИ, первый и второй входы. которого соединены с выходами соответственно второго и третьего элементов задержки, входы которых соответственно являются третьим и четвертым входами блока, а второй выход второго элемента ИЛИ, третий вход первого элемента ИЛИ и установочный вход первого регистра объединены и являются первым входом блока.

ICa фиг.1 приведена функциональная схема вероятностного устройства для рг пения уравнения Лапласа; на фиг.2блок обхода области, функциональная схема; на фиг.3 - вероятностный преобразователь, функциональная схема; на фиг.4 — исследуемая сеточная область, пример.

Устройство имеет вход 1 запуска, триггер 2, элемент И Э, генератор

4 тактовых импульсов, выход 5 конца счета устройства, элемент И 6, вход.

7 задания закона распределения устройства, вход 8 установки максимальных координат (исследуемой области) устройства, блок 9 обхода области, группа элементов И 10, регистр 11 блуждания, вероятностный преобразователь 12, элемент ИЛИ 1З,вход 14 устройства установки границ (прямоугольника вписанного в исследуемую область), дешифратор 15,регистр 16 границ, регистры 17 — 174, компара- тор 18. Де фратор 19, бло 204- 204 сравнения, элемент ИЛИ 21, элемент

НЕ 22,. элемент ИЛИ 23, элемент 24 И, группа элементов И 25, вход 26 уста- новки (требуемого) числа испытаний устройства, информационные вход 27 и выход 28 устройства, блок 29 памяти, регистр 30 числа испытаний, ре» гистр 31, накаппивающий сумматор

32, группа элементов 33, счетчик 34, элемент ИЛИ 35, сумматор 36 по.модулю два, элемент ИЛИ 37, элемент задержки 38.

1091172

1О мент 47 задержки, элемент 48 ИЛИ, регистр 49 второй координаты, узел

50 сравнения, счетчик 51 (второй координаты), элемент 52 задержки,элемент 53 задержки, элемент HJIH 54. 5

Вероятностный преобразователь 12 (фиг.3) содержит регистр 55, генератор 56 случайных чисел 57 — 57 (уэ1 Э чы сравнения), элемент НЕ 58, элементы И 59I-59> и 60 - 602.

t0

Назначение блоков устройства следующее.

Триггер 2 предназначен для управления началом и окончанием счета, генератор 4 тактовых импульсов зада- 15 ет временную сетку работы устройства, блок 9 обхода области реализует последовательный обход узлов сеточной области по строкам, при этом каждая строка узлов делит область 20 на равные подобласти, регистр 11 блуждания вычисляет координаты текущих узлов траектории случайного блуждания по исходным координатам стартового узла и сигналом приращений; вероятностный преобразователь

12 предназначен для выработки приращений траектории случайного блуждания в соответствии с заданным законом распределения вероятностей перехода, дешифратор 15 предназначен для выделения граничных строк узлов исследуемой области, регистр 16 гра-. ниц запоминает граничные строки узлов исследуемой области; регистры

17 предназначены для хранения границ прямоугольника, вписанного в исследуемую область, компаратор 18 определяет момент выхода траектории случайного блуждания на одну из граничных строк, дешифратор 19 выделяет текущую строку траектории случайного блуждания, блоки 20 сравнения определяют момент выхода тра- . ,ектории случайного блуждания íà границу вписанного в исследуемую область прямоугольника, регистр 30 числа испытаний хранит требуемое число испытаний для узлов исследуемой области, регистр 31 предназначен для орга50 ниэации обмена анализируемой и результирующей информации по виду информации, заносимой в регистр информации, все его разряды можно разделить на две зоны: содержимое первой эзны определяет значение функции для ана- 5 лизируемого узла, содержимое второй зоны определяет признак внешнего, граничного или внутреннего узла сеточной области ; накапливающий сумматор 32 предназначен для определения значения функции в стартовом узле, счетчик 34 обеспечивает построение требуемого числа траекторий из стартового узла.

Устройство работает следуюшим образом.

По информационному входу 27 устройства в блок 29 памяти заносится информация о граничных значениях функции и признаках в узлах сеточной области, по входу 7 задания закона распределения устройства заносится функция распределения вероятностей переходов в вероятностный преобразователь 12, по входу 8 установки границ внешнего прямоугольника устройства заносятся координаты границ прямоугольника, описанного вокруг исследуемой области (Х Y ) в щ,„ ОХ блок 9 обхода области, по входу 14 установки границ внутреннего прямоугольника устройства заносятся координаты границ прямоугольника вписанного в исследуемую область

18 по входу 26 установки числа иснытаний устройства заносится требуемое число испытаний для исследуемых узлов сеточной области в регистр 31 числа испытаний.

По сигналу на входе 1 устройства триггер 2 устанавливается в единичное состояние, блок 9 обхода области устанавливает координаты стартового узла, регистр 16 границ устанавливается в нулевое состояние.

Сигнал с единичного выхода триггера 2 открывает элемент И 3, через который проходят тактовые импульсы на блоки устройства. Пусковой сигнал поступает на вход элемента

ИЛИ 37 и на вход четвертого элемента ИЛИ 35. Сигнал с выхода элемента

ИЛИ 35 открывает группу элементов

И 33 и требуемое число испытаний (траекторий случайного блуждания) из регистра 30 числа испытаний поступает на установочный вход 34 счетчика

Сигнал с выхода элемента ИЛИ 37 открывает первую группу элементов И 10 и координаты стартового узла из блока

9 обхода области заносятся в регистр

Il блуждания, которые затем поступают на входы блоков 20 сравнения, на другие входы последних поступают координаты вписанного в сеточную область прямоугольника. Если координа1091!72

12 ты стартового узла находятся вне вписанного прямоугольника и внутри исследуемой области (код признака

"00"), то хотя бы на одном блоке сравнения 201 в 20 появится нулевой сигнал, который поступает по одному из входов на элемент И 24. Нулевой сигнал с выхода элемента И 24 закрывает элемент И 6, проходя через элемент НЕ 22 и элементы ИЛИ 21 и

ИЛИ 23, открывает группу элементов

И 25. Сигнал с выхода элемента

ИЛИ 21 поступает на вход блока 29 памяти (сигнал чтение). Координаты стартового узла с регистра ll блуж- 15 дания через открытую группу элементов И 25 поступают на адресный вход блока 29 памяти. По тактовым сигналам, поступающим по входу блока 29 оперативной памяти, проис- 20 ходит цикл чтения информации по адресу стартового узла. Информация об анализируемом узле из блока 29 памяти считывается в регистр 31 информации. По окончании цикла считы- 25 вания на выходе блока 29 памяти появляется сигнал идентификации,поступающий на вход 32 накапливающего сумматора и на вход первого элемента

ИЛИ 13. По этому сигналу в накаплива ющем сумматоре 32 осуществляется суммирование значения функции в анализируемом узле с предыдущим результатом. Сигнал с выхода элемента

ИЛИ 13 поступает на вход вероятно35 стного преобразователя 12. На выходе последнего в соответствии с законом распределения вероятностей перехода появляется сигнал приращения, который поступает на вход регистра 11 блуждания, где образуются

40 координаты следующего узла травктории случайного блуждания . Эти координаты вновь поступают на блоки 20 сравнения и далее процесс повторяется.

Если текущий узел траектории находится внутри;прямоугольника вписанного в исследуемую область, то на выходах блоков 20 сравнения фиксируются единичные сигналы, а значит и на выходе элемента И 24 появляется единичж и сигнал. Этот сигнал, проходя через элемент НЕ 22, элементы ИЛИ 21 и ИЛИ 23, закрывает группу элементов

И 25 запрещая считывание информации

У

55 иэ блока 29 памяти, и открывает элемент Й 6. Тактовый импульс с выхода элемента И 3 проходит через элемент

И 6 и первый ИЛИ 13 на вход вероятностного преобразователя 12 на вы ходе которого появляется очередной сигнал приращения и т.д.

Если очередной узел траектории случайного блуждания является граничным (код признака узла " 1"), то единичный сигнал с последнего разряца регистра 31 поступает на счетный вход счетчика 34, увеличивая его содержимое на единицу, и на вход элемента ИЛИ 37. Одновременно граничное значение функции в накапливающем сумматоре 32 суммируется с его предыдущим результатом. Единичный сигнал с выхода элемента ИЛИ 37 поступает на группу элементов И IО,Координаты стартового узла из блока 9 обхода области вновь поступают на регистр блуждания 11 и далее процесс повторяется.

После построения требуемого числа траекторий из стартового узла на выходе счетчика 34 устанавливается сигнал переполнения, который разрешает перенос значения функции из накапливающего сумматора 32 в регистр 31; в последние два разряда регистра .. информации 31 заносит код "11" (признак граничного узла); проходя через элемент ИЛИ 35 на вход элемента И 33, разрешает занести требуемое число испытаний из регистра 30 числа испытаний в счетчик 34; поступает на элемент задержки 38, который задерживает сигнал переполнения на время, неабходимое для пересылки координат стартового узла из блока 9 обхода области в регистр 11 блуждания по сигналу с последнего разряда регист ра 31, проходящего через элемент

ИЛИ 37 на второй вход группы элементов И 10.

Сигнал с выхода элемента 38 за- держки поступает на вход блока 39 памяти (сигнал "Запись" ); на вход элемента ИЛИ 23, разрешая перенос координат стартового узла с регистра

11 блуждания на адресные входы блока

29 памяти; на вход блока 9 обхода области, инициируя сигнал запроса на координаты следующего стартового узла.

По тактовым сигналам, поступающим по входу блока 29 памяти, осуществляется цикл записи информации из регистра 31 по адресу стартового узла.

По окончании цикла записи на выходе блока 9 обхода области появляются координаты стартового узла, которые через открытую группу элементов

И 10 поступают на регистр ll блуж!

1091172 !

35 дания. Сигналы идентификации с выхода блока 29 оперативной памяти через элемент ИЛИ 13 поступает на вход верс ятностного преобразователя 12,где формируется сигнал приращения для 5 очередного узла траектории. Начинается процесс вычисления функции для следующего стартового узла.

Если очередной стартовый узел является внешним по отношению к иссле-!0 дуемой области (код признака "01"),. то сигналы с выходов последних двух разрядов регистра 3! информации поступают на входы сумматора 36 по модулю два. На его выходе образуется единичный сигнал, который поступает на второй вход блока 9 обхода области и выдает запрос на координаты следующего стартового узла. Одновременно этот сигнал поступает на 20 вход элемента ИЛИ 34 и разрешает установку требуемого числа испытаний из регистра 30 числа испытаний в уп-. равляемый счетчик 34.

Блок 9 обхода области (фиг.2) осуществляет построчный обход узлов сеточной области, при этом каждая очередная строка узлов делит исследуемую область на примерно равные подобласти (например, как показано 30 на фиг.4, по оси У). В В дальнейшем после решения задачи в узлах одной строки последняя становится граничной. Перед переходом на следующую строку узлов ордината предыдущей (граничной) строки с выхода блока 9 обхода области поступает на дешифратор 15. На одном из выходов дешифратора 15 фиксируется состояние

"Граничная строка", которое затем 0 запоминается в соответствующем установочном триггере регистра 16 границ. Группа выходов регистра 16 границ связана с группой входов компа- . ратора 18, на другую группу входов 45 которого поступает сигнал с группы выходов дешифратора 19.

При построении траектории случайного блуждания ордкната узла с регистра !1 блуждания поступает на вход дешифратора 19. На одном из выходов дешифратора 19 появляется сигнал, который поступает на один из входов компаратора 18. Если единичный сигнал одного из выходов дешифратора

19 совпадает с одним из единичных состояний "Граничная строка" регистра 16 границ, то на выходе компаратора 18 появляется единичный сигнал, который фиксирует момент выхода траекчэрии на границу. Этот сигнал поступает на вход. элемента ИЛИ 21, сигнал с выхода которого поступает на вход блока 29 памяти (сигнал

"Чтение" ) и на вход элемента ИЛИ 23, разрешая перенос координат с регистра 11 блуждания через группу элементов И 25 на адресные входы блока

29 памяти. Происходит считывание информации и далее повторяется процесс построения следующей траектории случайного блуждания.

После обхода всех узлов исследуемой сеточной области .на первом выходе блока 9 обхода области появляется единичный сигнал, который сбрасывает триггер 2 в нулевое состояние и поступает на выход 5 сигнал

"Конец счета" . Результирующая информация из блока 29 памяти поступает на информационный выход 28 устройства.

Вероятностное устройство выгодно отличается от прототипа, так как . наряду с быстрым построением траектории случайного блуждания в нем реализуется эффективньй обход узлов сеточной области. Последовательное рассечение исследуемой области на подобласти сужает на границах подобластей диапазон изменения значений гра-. ничных функций, что в свою очередь уменьшает среднюю длину траектории и дисперсию измеряемой случайной величины в стартовых узлах области и уменьшает общее время решения задачи в среднем в 1К раз, где К вЂ” число узлов исследуемой области.

1091172

l09l! 72

Фиг. г

1091!72

У час

1/Ж ника

N0d

0/УО зим

Составитель А. Баранов

Редактор Е.Кривина Техред А.Ач Корректор А.Дзятко

Заказ 3082/46 Тираж 699 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, )К-35, Раушская наб., д. 4/5

Филиал ППП "Патент", г. Ужгород, ул. Проектная, 4