Устройство для суммирования @ -разрядных последовательно поступающих чисел

 

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (i9) SU(i1) (5g 4 С 06 F 15/36, 7/50

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К ASTOPCHOMY СВИДЕТЕЛЬСТВУ

®+kg««

«О" ж

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (61) 1075260 (21) 3771723/24-24 (22) 17.07.84 (46) 15.02;86. Бюл. Р 6 (72) Г.А. Ерошко.и Н.Н. Шубина (53) 681.333(088.8) (56) Авторское свидетельство СССР

Р 1075260, кл. С 06 F 7/50, 1982. (54) (57) УСТРОЙСТВО ДЛЯ СЛ91ИРОВАНИЯ

М и -РАЗРЯДНЫХ. ПОСЛЕДОВАТЕЛЬНО ПОСТУПАЮЩИХ ЧИСЕЛ по авт.св. -1075260, о т л и ч а ю щ е е с я тем, что, с целью расширения функциональных возможностей за счет определения скользяшего среднего, в него введены блок деления, дешифратор, счетчик, дополнительный элемент запрета, пятый элемент задержки, вход которого соединен с выходом четвертого элемента задержки, выход пятого элемента задержки подключен к входу синхронизации блока деления, вход 1 -го (i=1-h) разряда первой группы входов которого соединен с прямым выходом -ro триггера, вход i -го разряда второй группы входов блока деления обьединен с -м входом дешифратора и подключен к -му выходу счетчика, счетный вход которого соединен с выходом дополнительного элемента запрета, инверсный вход которого подключен к выходу дешифратора9прямой вход дополнительного элемента запрета соединен а ф с тактовым входом устройства, выход блока деления является выходом скользящего среднего устройства.

1211757

Изобретение относится к вычислительной технике и может быть исполье зовано в устройствах статистической обработки информации.

Цель изобретения — расширение функ- 5 циональных возможностей устройства за счет обеспечения вычисления математического ожидания m n -разрядных последовательно поступающих чисел.

На чертеже представлена схема уст- 10 ройства.

Устройство содержит сдвигающие регистры 1, -1„, группы элементов

И 21-2„ и 3,-3„„ элементы И 4 и 5, элемент запрета 6, группу элементов

ИЛИ 7, -7„, элемент ИЛИ 8, группу счетных триггеров 9, -9, элементы задержки 10-13, информацйонные входы

14< — 14„,, выходы 15, -15> разрядов суммы, тактовый вход 16, блок деления 20

i7, счетчик 18, дешифратор 19, элемент запрета 20, элемент задержки

21, группу информационных выходов 22.

Устройство работает следующим образом. 25

В исходном состоянии в регистрах

1< -1 записаны нули, следовательно, по одному входу открыт элемент И 5, триггеры 9<-9 „, счетчик 18 — в нулевом состоянии, следовательно, на выходе дешифратора 19 числа rn низкий потенциал, и элемент запрета 20 открыт. Первый импульс, поступающий на тактовый вход 16, через элемент запрета 20 поступает на счетный вход

35 счетчика 18, переключая его в состояние "1", а через элементы И 5 и

ИЛИ 8 поступает на вторые входы элементов И 3 -3 четных разрядов, проИ изводят сдвиг в регистрах 1z-1„четных разрядов и запись четных разрядов первого числа в эти регистры, а также через элементы ИЛИ 7 -7„ в триггеры 9 -9 . Этот же импульс через элемент задержки i3 по45 ступает на первые входы элементов

И 3,-3 нечетных разрядов, производит сдвиг в регистрах 1, -1„1 нечетных разрядов и запись нечетных разрядов первого числа в эти регистры, а также через элементы ИЛИ 7, -7„„ в триггеры 9,-9 1 . Следовательно, в первых разрядах регистров 1 -1 и в триггерах 9 †.9 „ записывается первое число из непрерывно поступающей последовательности чисел. Этот же тактовый импульс через элемент задержки

21 поступает на вход синхронизации блока деления 17, в котором вычисляется математическое ожидание 2 ;)„

I =1 (в данном случае m =1), и на выходах

22 устройства находится значение поступившего числа.

Второй тактовый импульс через элемент запрета 20 поступает на счетный вход счетчика 18, переключая его в состояние "2", а через элементы

И 5 и ИЛИ 8 поступает на вторые входы элементов И 3 -3„ четных разрядов, производит сдвиг в регистрах 1 -1„ и запись четных разрядов второго числа в эти регистры, а также .обеспечивает их поступление через элементы

ИЛИ 7 -7 на счетные входы тригге Z ров 9 -9 четных разрядов. При поступлении четных разрядов второго числа происходит их сложение с четными разрядами первого числа, записанного в триггерах 9< -9, следующим образом: при поступлении "0" состояние триггера не меняется, а при поступлении

"1" состояние триггера изменяется на противоположное, причем при пере" ходе триггера из единичного в нулевое состояние на единичном выходе этого триггера появляется сигнал переноса в следующий разряд, который суммируется со значением этого разряда и т.д. Затем второй тактовый импульс через элемент задержки 13 поступает на вторые входы элементов

И 3,-3 „ нечетных разрядов, производит сдвиг в регистрах 11 -1„., нечетных разрядов и запись нечетных разря;., дов второго числа в эти регистры, а также обеспечивает их поступление через элементы ИЛИ 7, -7„., нечетных разрядов на счетные входы триггеров

9< -9„ < нечетных разрядов и сложение с нечетными разрядами числа, записанного в триггерах 91-9„ (по аналогии со сложением четных разрядов). Например, пусть в триггерах 9 -9 > записано число 0111, а поступает число 0011.

Тогда после первого сложения (четных разрядов) в триггерах 9,-9„ записывается число 1001, а после второго сложения (нечетных разрядов) — сумма 1010. Этот же второй тактовый импульс через элемент задержки 21 поступает на вход синхронизации блока деления 17, разрешая вычисление мате-. матического ожидания.

При поступлении тактовых импульсов с третьего по т -й устройство работает аналогично. После e -ro тактового импульса в триггерах 9,-9 за1211757 писывается сумма и чисел, в регистрах 1,-1 — вся последовательность поступивших чисел, причем в К-х .разрядах регистров 1,-1„, где К=

=1,2,, m, записывается (гп-К+1)-е число поступившей последовательности чисел, а в счетчике 18 значений 4п, следовательно, появляется высокий потенциал на выходе дешифратора 19 числа щ, и элемент запрета 20 закры- 10 вается. Таким образом, все последующие тактовые импульсы на счетный вход счетчика 18 не поступают, а на входах делителя блока деления 17 находится постоянное число rn . .Если первое число из последовательности нуль, то на инверсных выходах всех регистров единицы, элемент И 4 открыт и (tn+1)-й такт работы устройства аналогичен предыдущим тактам. Если же первое 20 число не нуль, то элемент И 4 закрывается и открывается элемент запрета

6, (й+1)-й тактовый импульс через элемент запрета 6, элемент ИЛИ 7, поступает на счетный вход триггера 25

9, т.е. к младшему разряду суммы, находящейся в триггерах 9, -9„, прибавляется единица. Этот же импульс через элемент задержки 11 поступает на вторые входы элементов И 2 - "2 „

30 . четных разрядов и обеспечивает поступление четных разрядов первого числа в обратном коде через элементы ИЛИ

7 -7> на счетные выходы триггеров

9 -9„ и их сложение с суммой, находящейся в триггерах 9 -9>. Далее этот же импульс через элемент задержки 10 поступает на вторые входы эле-. ментов И 2„-2„,нечетных разрядов и обеспечивает поступление нечетных разрядов первого числа в обратном коде через элементы ИЛИ 74 -7„ на счетные входы триггеров 9,-9„ 1 нечетных разрядов и их сложение с суммой, находящейся в триггерах 9„-9 . Лалее этот.же сигнал через элемент задержки

12, элемент ИЛИ 8 поступает на вторые входы элементов И Зд-3„ четных разрядов и т.д. как описано, т.е. производится запись следующего (щ+1)-ro числа в регистры 1<-1, сложение его с суммой,.находящейся в триггерах

9„-9,,и вычисление математического ожидания в блоке деления 17.

Таким образом, при поступлении (rn+ <)-го тактового импульса из суммы сп чисел вычитается 8 --е из поступающих чисел (путем сложения суммы N чисел с числом, дополнительным. к

1-му) и прибавляется вновь поступившее (m+6)-е число, далее определяется математическое ожидание путем деления полученной в триггерах 9 -9> суммы на число а, поступающее со счетчика 18, в блоке деления 17. Сле- довательно, в триггерах 9„-9„ всегда находится сумма m последних чисел и поступающей последовательности, а на выходах устройства 22 — математическое ожидание этих чисел.

1211757

Составитель И. Мухин.

Техред Л.Микен

Корректор В. Бутяга

Редактор Т. Парфенова

Тираж 673

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Подписное

Заказ 641/54

Филиал ППП "Патент", г. Ужгород, ул. Проектная, 4

Устройство для суммирования @ -разрядных последовательно поступающих чисел Устройство для суммирования @ -разрядных последовательно поступающих чисел Устройство для суммирования @ -разрядных последовательно поступающих чисел Устройство для суммирования @ -разрядных последовательно поступающих чисел 

 

Похожие патенты:

Изобретение относится к области вычислительной техники и может быть использовано при построении арифметических устройств ЭВМ

Изобретение относится к области вычислительной техники и может быть использовано в качестве специализированного вычислителя, предназначенного для оценки параметров сигнала

Изобретение относится к области автоматики и вычислительной техники и может быть использовано для скользящего определения дисперсии в устройствах цифровой обработки аналоговой информации, В системах автоматического контроля и управления

Изобретение относится к области цифровой обработки сигналов и может найти применение в устройствах цифровой фильтрации, в перспективных разработках больших и сверхбольших интегральных микросхем
Наверх