Формирователь сигналов

 

Изобретение относится к области вычислительной техники и автоматики. Цель изобретения состоит в повышении быстродействия и расширении области применения.формирователя сигналов за счет формирования трех логических уровней сигнала. Формирователь сигналов содержит транзисторы |п-р-пир-пр-типа, диод, резисторы. Формирователь работает в четырех различных режимах при наличии сигналов выборки со стороны дешифратора , 2 ил. сл

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИН (19) (И) (51) 4 (11 С 7/00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н АВТОРСНОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3793015/24-24 (22) 21.09.84 (46) 23. 04. 86. Бюл. Р 15 (71) Таганрогский радиотехнический институт им. В.Д.Калмыкова (72) П.А.Землянухин и А.Н.Халявко (53) 681.327(088.8) (56) Валиев К.А. и Орликовский А,А.

Полупроводниковые интегральные схемы памяти на биполярных транзисторных структурах. — M.: Советское радио, 1979, с.210.

Электроника, 1974, )(- 9, с.59-65.

Валиев К.A. и Орликовский А.А.

Полупроводниковые интегральные схемы памяти на биполярных транзисторных структурах. М.: Советское радио, 1979, с. 234. (54),ФОРМИРОВАТЕЛЬ СИГНАПОВ (57) Изобретение относится к области вычислительной техники и автоматики.

Цель изобретения состоит в повышении быстродействия и расширении области применения формирователя сигналов за счет формирования трех логических уровней сигнала. Формирователь сигналов содержит транзисторы

In — р — n и р — n — р-типа, диод, резисторы. Формирователь работает в четырех различных режимах при наличии сигналов выборки со стороны дешифратора. 2 ил.

1226526

Изобретение относится к технике накопления информации и полупроводниковой технике и может быть испольэовано в устройствах вычислительной техники и автоматики.

Целью изобретения является повышение быстродействия и расширение области применения формирователя за счет формирования трех логических уровней сигнала.

На фиг.1 приведена электрическая принципиальная схема формирователя сигналов; на фиг.2 — графики, поясняющие работу формирователя.

Формирователь содержит первый транзистор р — n — - р-типа, второй

2 транзистор п — р — n-типа, третий

3 транзистор р-п-р-типа, четвертый

4 транзистор р-п-р-типа, пятый 5 и шестой 6 транзисторы п-р-п-типа, диод 7, первый 8 и второй 9 резисторы, первый 10 управляющий вход, шину I1 нулевого потенциала, информационный выход 12, информационный вход 13, второй 14 управляющий вход, третий

15 управляющий вход, шину 16 питания.

Формирователь работает следующим образом.

Формирователь не потребляет ток при отсутствии выборки с дешифратора (нет управляющего тока дешифратора на входе 10). Формирование необходимой амплитуды импульсов на шине строки производится в соответствии с комбинацией амплитуд импульсов на второй 14 и третьей 15 управляющих шинах. Различается четыре режима работы формирователя сигналов (по комбинациям входных импульсов, фиг.2), при этом на шине строки l2 формируется три различных уровня сигналов.

Рассмотрим четыре различных режима работы формирователя сигналов при наличии выборки со стороны дешифратора.

Режим А. На второй управляющей шине 14 присутствует потенциал U<, на третьей управляющей шине 15 — потенциал U . При этом ток от дешифратора разветвляется на две цепи,, на эмиттер четвертого транзистора 4 р-п-р-типа и базу второго 2 транзистора и-р-и-типа. Такое распределение токов позволяет открыть четвертьн 4 транзистор р-п-р-типа (так как

U - U + U, где U — напряжение на прямосмещенном р-и-переходе). При этом четвертый 4 транзистор р-и-р-ти10

25

35

Формула изобретения

Формирователь сигналов, содержащий первый транзистор р-п-р-типа, второй транзистор п-р-п-типа, первый резистор, диод, причем эмиттер первого транзистора р-и-р-типа соединен с одним выводом первого резистора и с шиной литания, база первого транзистора р-и-р-типа соединена с другим выводом первого резистора и является пе;рвым управляющим входом формирователя, коллектор первого транзистора р-и-р-типа подключен к базе второго транзистора и-р-и-типа и к одному выводу диода, другой вывод которого

55 па пропускает ток на пятый транзистор 5 п-р Il-òèïà и второй резистор

9, этот ток открывает шестой транзистор 6 n-p-п-типа, ток через этот транзистор, разряжая паразитные емкости, приведенные к точке соединения эмиттера второго 2 транзистора п-р-п-типа, коллектора шестого 6 транзистора и-р-и-типа и шине строки

12, опустит потенциал на шине строки

12 до уровня потенциала U .

Режим Б аналогичен режиму A.

Режим В. Па второй управляющей шине 14 присутствует потенциал U1, на третьей управляющей шине l5 — потенциал U<,. При этом ток дешифратора разветвляется на две цепи: на диод 7 и в базу второго транзистора 2 и-р-п-типа. Четвертый транзистор 4 р-и-р-типа закрыт так как U > U u

7 ф соответственно р-и-переход база— эмиттер четвертого р-п-р-транзистора

4 смещен в обратном направлении и тока не потребляет. При таком соотношении сигналов на шине строки 12 устанавливается потенциал U после заряда паразитных емкостей, приве-. денных к шине строки 12.

Режим Г. На второй управляющей шине 14 присутствует потенциал U а на третьей управляющей шине 15 потенциал U<. Ток дешифратбра развеTBJIHPTcR HB две цепи: диод 7 и база второго транзистора 2 и-р-п-типа. При таком соотношении токов четвертый транзистор 4 р-и-р-типа находится в закрытом состоянии (так как

Ц ) Uz и ссответственно р-n — переход база — эмиттер транзистора 4 р-и-р-типа обратно смещен) и не пропускает ток. При этом на шине строки

12 установится потенциал U

i226526

Фиг.1 является вторым управляющим входом формирователя, коллектор и эмиттер второго транзистора и-р-п-типа явля ются соответственно информационными входами и выходами формирователя, отличающийся тем, что, с целью расширения области применения формирователя за счет формирования трех логических уровней сигнала и повышения его быстродействия, в него введены третий и четвертый транзисторы р-п-р-типа, пятый и шестой транзисторы.п-р-п-типа, второй резистор, причем эмиттер четвертого транзистора р-и-р-типа соединен с коллектором первого транзистора р-п-р-типа, база четвертого транзистора р-и-р-типа является третьим управляющим входом формирователя, кол лектор четвертого транзистора р-и-р-типа соединен с одним ныьмдом второго резистора, коллектором и базой пятого транзистора п-р-п-типа, эмиттер второго транзистора п-р-и-типа подключен к коллектору

t. шестого транзистора п-р-п-типа, база которого соединена с базой пятого транзистора п-р-п-типа, эмиттеры пятого и шестого транзисторов и-р-и-типа и другой вывод второго резистора подключены к шине нулевого потенциала, база и коллектор третьего транзистора р-п-р-типа соединены с базой первого транзистора р-п-р типа, эмиттер третьего транзистора р-п р-типа подключен к шине питания.

1226526 фх2

ЙЬх

Составитель О.Кулаков

Редактор А.Шандор Техред И.Попович Корректср С.Шекмар, Заказ 2140/52 Тираж 543 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений H открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, r.Óæãoðîä, ул.Проектная, 4