Множительно-делительное устройство

 

Изобретение относится к области автоматики и вычислительной техники и может найти применение в специализированных вычислителях систем автоматического управления. Цель изобретения - повьшение быстродей - ствия и надежности функционирования за счет выдачи сигнала об окончании вычислений, позволяющего считьшать только результат окончившихся вычислений . В устройство дополнительно введены сигнальная шина об окончании вычислений и значительно более простые и надежные элементы 2 ил. ISD 00 СХ) о:) to

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

„.,SU„„3 238062

А1

15и 4 G 06 F 7/52

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ

3 ф,". -, /j ó . 6щ

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н АSTOPCHOMY СВИДЕТЕЛЬСТВУ . 4;-„ (21 ) 3764723/24-24 (22) 04.07.84 (46) 15.06.86. Бюл. У 22 (71) Харьковский ордена Ленина политехнический институт им. В. И. Ленина (72) Н. Б. Попова (53) 681.325.5(088.8) (56) Авторское свидетельство СССР

Ф 31025f, кл. G 06 F 7/68, 1970.

Авторское свидетельство СССР

Ф 1015373, кл. G 06 F 7/52, 1981, (54) ИНОЖИТЕЛЬНО-ДЕЛИТЕЛЬНОЕ УСТРОЙСТВО (») Изобретение относится к области автоматики и вычислительной техники и может найти применение в специализированных вычислителях систем asтоматического управления. Цель изобретения " повышение быстродей-. ствия и надежности функционирования за счет выдачи сигнала об окончании вычислений, позволяющего считывать только результат окончившихся вычислений. В устройство дополнительно введены сигнальная шина об окончании вычислений и значительно более простые и надежные элементы 2 ил. ных входах..

Величина времени задержки элемен- . та 5 задержки выбирается достаточной для. считывания результата с выходных шин 18-1, 18-2,...,18-к, но не больше чем половина длительности минимальной паузы между импульсами с выхода делителя 3 частоты, т ° е. не больше величины 0,5 2 ( (2 Вч1- 1) g

Коды делителя и сомножителей должны находиться на соответствующих шинах на протяжении всего времени вычислений. На шину 15 запуска подается импульс, длительность которого должна быть достаточной для записи кода с шин 14 в счетчик 4. На шину 16 подается единичный сигнал, если устройство должно работать в циклическом режиме, и нулевой сигнал, если устройство должно работать в режиме однократного счета.

На шину 17 выдается импульс, длительность которого равна сумме времени задержки элемента 5 задержки и времени срабатывания элементов И 10, ИЛИ 11 и счетчика 4.

Двухканальный преобразователь 1 код — частота (фиг, 2) содержит генератор 19 опорных импульсов, элементы

ИЛИ 20, 21, элемент И 22, счетчик 23 блок 24 сравнения кодов, блок 25 сравнения кодов, первая группа входов которого соединена с первой груп. 1 12380

Изобретение относится к автоматике и вычислительной технике и может найти применение в специализированных вычислительных системах автоматического управления.

Цель изобретения — повышение быстродействия и упрощение устройства, На фиг. 1 приведена функциональная электрическая схема множительноделительного устройства; на фиг. 2— функциональная электрическая схема двухканального преобразователя кодчастота.

Множительно-делительное устройство

-содержит двухканальный преобразователь 1.код - частота, элемент И 2, к входу которого подключен первый выход двухканального преобразователя

1 код — частота, делитель 3. частоты, вход которого соединен с выходом элемента И 2, счетчик 4, к вычитающему входу которого подключен выход делителя 3 частоты, элемент 5 задержки, элемент И 6, вход которого соединен с вторым выходом двухканального преобразователя 1 код — частота 1 элемент И 7, делитель 8 частоты, к входу которого подключен выход элемента И б; счетчик 9 к суммирующему входу которого подключен выход делителя 8 частоты, а к входу сброса— выход элемента И 7, элемент И 10, вход которого соединен с выходам элемента 5 задержки и с входом элемента

И 7 элемент ИЛИ 11, вход которого соеЭ

35 соединен с выходом элемента И 10„ а выход - с входом разрешения записи информации в параллельном виде счетчика 4, шины 12 делителя, которые подключены к первой группе входов .

40 двухканального преобразователя 1 кодчастота, шины 13 первого сомножителя, которые соединены с второй группой входов двухканального преобразователя

1 код-частота шины 14 второго сомно1

45 жителя, которые подключены к информационным входам счетчика 4, шину 15 запуска, которая соединена с входом элемента ИЛИ 11 шину 16 управления режимом которая подключена к входу

50 элемента И 10, шину 17 сигнализации, которая соединена с входом элемента

5 задержки, с входами элементов И

И 2

6 и 7 и с выходом переполнения при в ычитании счетчика 4 выходные шины

18-1, 18, 2,... 18- к результата, к которым подключены выходы счетчика 9

Делители 3 и 8 частоты представляют собо" m-разрядные двоичные счетчи62 з ки, осуществляющие усреднение неравномерных импульсных последовательнос - и с первого f и второго f выходов ч двухканального преобразователя I кодчастота (эти последовательности усредняются не менее, чем в ш раз).

Счетчик 4 по вычитающему и счетчик

9 по суммирующему входам работают от передних фронтов импульсов, поступающих на эти входы. На выходе переполнения при вычитании счетчика 4 сигнал появляется в том.случае, если содерII tl жимое счетчика 4 равно О и если на вычитающем входе отсутствует импульс, т.е. сигнал появляется в момент окончания импульса, записавшего в счетчик

4 число "0". При поступлении импульса на вход разрешения записи информации в параллельном в иде счетчика 4 в последний записывается код, находящийся на его информационных входах;

При наличии сигнала на входе сброса счетчика 9 последний находится в нулевом положении независимо от того, какие-сигналы действуют на его осталь

238062

3 1 пой входов блока 24 и с информационными выходами счетчика 23, триггер

26, к S-входу которого подключен выход блока 24, триггер 27, S-вход которого соединен с выходом блока 25, элемент И 28, к входу которого подключен выход триггера 26, R-вход когорого соединен с Б-входом триггера

27 и с выходом переполнения при суммировании счетчика 23, элемент И 29, вход которого соединен с входом элемента И 28, с выходом генератора 19 и с суммирующим входом счетчика 23, вход сброса которого соединен с выхо дом элемента И 22, с входом элемента

И 28, с входом элемента И 29, к другому входу которого подключен выход триггера 27, шины 12 подключены к в входам элемента ИЛИ 20 и к второй группе входов блока 24, шины 13 соединены с входами элемента ИЛИ 21 и с второй группой входов блока 25, выход элемента И 28 подключен к первому входу двухканального преобразователя 1 код — частота, второй вход которого соединен с выходом элемента

И 29.

Счетчик 23 по суммирующему входу работает от передних фронтов импульсов, поступающих на этот вход. При отсутствии сигнала на входе сброса счетчик 23 находится в нулевом положении независимо от наличия сигналов на других его входах. На выходе переполнения при суммировании сигнал появляется в том случае, если все разряды счетчика 23 находятся в единичном положении и если окончился импульс на суммирующем входе счетчика 23.

Блоки 24 и 25 выдают сигналы на свои выходы, если равны коды на их первых и вторых группах входов. При отсутствии кодов или на шинах 12, или на шинах 13 счетчик 23 удерживается в нулевом положении.

Иножительно-делительное устройство работает следующим образом.

В исходном состоянии при отсутствии кодов на шинах 12 и 13 на выходах элементов ИЛИ 20 и 21 отсутствуют сигналы, на выходе элемента И 22 так-. же отсутствует сигнал и счетчик 23 и триггеры 26 и 27 удерживаются в нулевом положении, элементы И 28 и 29 закрыты из-за отсутствия сигнала на выходе элемента И 22, При подаче кодов делителя и первого сомножителя появляются сигналы

l5

45 на выходах элементов ИЛИ 20 и 21 и сбрасывает элемент И 22, разрешая работу счетчика 23 и триггеров 26 и

27 и открывая элементы И 28 и 29.

Счетчик 23 начинает суммировать импульсы генераторов 19,которые проходят через элементы И 28 и 29 на первый и второй выходы преобразователя

1. В момент, когда содержимое счетчика 23 становится равным коду делителя или коду первого сомножителя, срабатывает один иэ блоков 24 или

25 и устанавливает сигналом со своего выхода в единичное положение соответствующий триггер 26 или 27, при этом закрывается соответствующий элемент И 28 или 29 и на соответствующий вход прекращается поступление импульсов. В момент,.когда содержимое счетчика 23 становится равным другому коду, прекращается пропуск импульсов .генератора 19 и .на другой выход преобразователя I. При появлении сигнала на выходе переполнения при сложении счетчика 23 триггеры 26 и 27 устанавливаются в нулевое положение, открывая элементы И 28 и 29, и выдаются импульсы на выходы преобразователя 1. Преобразователь 1 работает таким образом до тех пор, пока не будут сняты коды делителя или первого сомножителя. Как только будет снят хотя бы один из кодов, исчезнет сигнал на выходе соответствующего элемента ИЛИ 20 или 21 и, следовательно, на выходе элемента И 22, закроются элементы

И 28 и 29, триггеры 26 и 26 и счетчик

23 установятся в нулевое положение, т.е. преобразователь 1 возвратится в исходное состояние.

В исходном состоянии счетчик 4 находится в нулевом положении, на выходе переполнения при вычитании счетчика 4 имеется сигнал, закрывающий элементы И 2 и 6, на выходе элемента

И 7 имеется сигнал, удерживающий счетчик 9 в нулевом положении, на шинах 12-16 отсутствуют сигналы.

В момент появления кодов на шинах

12 и 13 двухканальный преобразователь

1 код-частота начинает выдавать на свой первый выход импульсы с частотой

f = КХ, где,:К вЂ” коэффициент пропор". циональности, а на свой второй выход импульсы с частотой f- = KY.

3 и

Перед началом вычислений на шины

13, 14 и 12 подаются коды соответст1238062 венно первого сомножителя, второго сомножителя и делителя, на шину 16 подается единичный сигнал, если устройство должно работать в циклическом режиме, и нулевой сигнал, если устройство должно работать в режиме однократного счета.

Вычисления начинаются при подаче на шину 15 импульса запуска. Импульс !О запуска с шины 15 через элемент

ИЛИ ll поступает на вход разрешения записи информации н параллельном ниде счетчика 4, при этом в счетчик 4 записывается код первого сомножителя 15

Б, на выходе переполнения при вычитании счетчика 4 исчезает сигнал и разрешается работа счетчика 9, открываются элементы И 2 и 6, через которые начинают проходить импульсы час- 20 тотой соответстненно f u f на вхох У ды делителей 3 и 8 частоты. С выхода делителя 3 частоты импульсы частотой — поступают на вычитающий вход 25

fõ

1 21" счетчика 4, а с выхода делителя 8 частоты импульсы частотой

2 Th поступают на суммирующий вход счетчика 9. В момент окончания импульса с выхода делителя 3 частоты, записавшего в счетчик 4 число "0", появляется сигнал на выходе переполнения счетчика 4. закрынаются элементы И 2 и

6, подготавливается к открытию эле- . мент И 7, запускается элемент 5 за35 держки и на шину 17 выдается сигнал об окончании одного цикла вычислений.

Через время задержки 7 появляется сигнал на выходе элемента 5.задерж40 ки, срабатывает элемент И 7 и сигнал с его выхода устанавливает счетчик 9 в нулевое положение (за время 7 результат вычислений должен быть считан . Кроме того, сигнал с выхода

45 элемента 5 задержки поступает на гход элемента И 10, и если устройство находилось в режиме однократного счета на шине 16 имеется нулевой сигнал, то элемент И 10 не срабатывает и устройство остается в исход50 ном состоянии до поступления следующего импульса запуска. Если же устройство находилось н циклическом pe" жиме, то элемент И 10 срабатывает и сигнал с его выхода поступает на вход разрешения записи информации в параллельном виде счетчика 4, в котором записывается код первого сомножителя — 1, и цикл вычислений повторяется.

Результат — число N, записанное в счетчик 9 в момент окончания вычислений, равен N = t< /T, где t, — время, которое счетчик 4 находится в положении, отличном от нулевого;

Т вЂ” период импульсов на выходе деъ лителя 8 частоты, Время t, равно КТ, где Т вЂ” период импульсов на выходе делителя 3 частоты. Тогда

7..2". f g f . .КУ У т, г„. 2 „кх = х

Формула изобретения

Множительно-делительное устройство, содержащее двухканальный преобразователь код — частота, первый элемент И, первый делитель частоты, первый счетчик, к вычитающему входу которого подключен выход первого делителя частоты, второй элемент И, первый вход которого соединен с вторым выходом двухканального преобразователя код-частота, второй делитель частоты, к входу которого подключен выход второго элемента И, второй счетчик, суммирующий вход которого соединен с выходом второго делителя частоты, входные шины делителя устройства подключены к первой группе входон двухканального преобразователя кодчастота, входные шины первого сомножителя устройства соединены с второй группой входов двухканального преоб" разонателя код-частота, выходы второго счетчика соединены с выходными шинами результата устройства, о т— л и ч а ю щ е е с я тем, что, с целью повышения быстродействия и упрощения, в него введены элемент; задержки, третий и четвертый элементы И и элемент ИЛИ, выход которого подключен к входу разрешения записи информации в параллельном виде первого счетчика, информационные входы которого соединены с шинами второго

1 сомножителя устройства, шина запуска устройства подключена к первому нходу элемента ИЛИ, второй вход которого соединен с выходом четвертого элемента И, к первому входу которого подключена шина управления режимом устройства, второй вход четвертого

I238062 элемента И соединен с вторым входом . третьего элемента И и с выходом элемента задержки, вход .которого соеди . нен с выходом переполнения первого счетчика, с первым входом первого элемента И, с вторым входом второго элемента И, с сигнальной шиной уст77

12

Составитель В. Березкин

Редактор М. Товтин Техред N. Ходанич Корректор . В ByT ra

Тираж 67I Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

II3035, Москва, Ж-35, Раушская наб., д. 4/5

Заказ 3292/49

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4

13

1Ф

f5

1о ройства и с первым входом третьего элемента И, выход которого подключен к входу сброса второго счетчика, первый выход двухканального преобразователя код-частота подключен к второму входу первогоэлемента И,выходкоторого сое динен свходом первогоделителя частоты.