Устройство для обучения вычислениям с помощью эвм

 

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН (19) (П) (5D 4.С 09 В 19 02

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н А BTOPCHOMV СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

llO ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (21) 3751907/24-24 (22) 28.06.84 (46) 23.08.86. Бюл. 11 - 31 (71) Московский институт электронной техники (72) В.Н.Красавин, Д.И.Панфилов, О.А.Романенко и С.Г.Шаронин (53) 681. 3. 071 (088. 8) (56) Гладков А.М. и Хохлов Ю.В. Оборудование для отладки программ микропроцессора К580ИК80. — Приборы и системы управления. М.: 1982, У 10, с.31-32.

Красавин В.Н., Панфилов Д.И., Романченко О.А. и Шаронин С.Г. Обучающая система на основе микропроцессора серии КР580. Сб. Электронная про« мышленность. 1983, М 9, с.38-40. (54) УСТРОЙСТВО ДЛЯ ОБУЧЕНИЯ ВЫЧИСЛЕНИЯМ С ПОМОЩЬЮ ЭВМ (57) Изобретение относится к: обучаю.щим устройствам и .может быть использовано для обучения вычислениям с помощью ЭВМ. Цель изобретения — расширение дидактических возможностей устройства путем управления каналами обмена информацией. Устройство для обучения вычислениям с помощью ЭВМ содержит центральный процессор, блок тактового питания, буфер магистрали адреса, двунаправленный буфер магистрали данных, формирователь магистрали управления, блок дешифрации адресов, блок выдачи кода прерывания, блок сигнализации ошибки, блок постоянной и оперативной памяти, входной и выходной регистры с индикаторами состояния, индикаторы состояния магистралей, регистры чтения клавиатуры, сканирования и знаков дисплея, дисплей, клавиатуру и переключатели иммитатора внешнего устройства. Новыми в устройстве являются управляющий N-канальный коммутатор и формирователь импульсов пошагового выполнения операций. 3 ил. в состав которого может входить микропроцессорная большая интегральная схема (МП БИС) или несколько секционных наращиваемых ИП БИС, генератор тактового питания и цепи начальной установки устройства. После начальной установки начинается выполнение первой команды, т.е. на магистраль адреса через блок 2, выполняющего роль усилителя-формирователя, выдается нулевой адрес, параллельно на магистраль данных из вычислителя 1 выдается машинное слово состояния, записыВаемое в формирователь 4, из которого затем формируется один из управляющих сигналов "Чтение", "Запись" или "Подтверждение прерывания". Одновременно в формирователе 4 усиливаются сигналы "Синхро", "Разрешение прерывания" и "Прием" с выходов вычислителя 1. Операция выдачи адреса и управляющих сигналов на соответствующие магистрали устройства проводится на первом машинном такте выполнения команды. На втором машинном по магистрали данных между вычислителем 1 и периферийными блоками устройства, причем направление передачи определяется сигналами на магистрали управления устройства. Обмен осуществляется через блок 3, который аналогично. блоку 2 выполняет функции усилителя-формирователя. Считав на втором машинном такте код команды, вычислитель 1 на третьем машинном такте выполняет данную команду и приступает к выполнению следующей.

Иульти лицнрование на магистрали данных .слова состояния для формирования сигналов управления и информации (коды команд и числа) проводится в данном случае для экономии числа выводов МП БИС и определяется ее конструкцией.

Устройство может работать в нескольких режимах.

В первом режиме устройство работает при конфигурации, изображенной на фиг.1. Отлаживаемая или учебная программа вводится в блок 8, содержащий . оперативное запоминающее устройство, а также постоянное запоминающее устройство, регистры ввода-вывода, интерфейсы связи, схему выдачи кодов прерывания, схему звуковой сигнализации и так далее. Ввод информации производится с блока 7, содержащего

1 1252810 2

Изобретение относится к автоматике и вычислительной технике, в частности к обучающим устройствам с ис. пользованием ЭВИ, Цель изобретения — расширение 5 дидактических возможностей устройства.

На фиг.1 изображена структура устройства; на фиг.2 — структура коммутатора; на фиг.3 — схема форми 10 рователя импульсов пошагового выполнения операций (команд, циклов и так далее).

Устройство содержит вычислитель представляющий собой например, 15 ! центральный процессор, блок 2 форми рования адресов, блок 3 формирования данных, формирователь 4 управляющих импульсов, коммутатор 5, формирователь 6 импульсов пошагового выполне- 20 ния операций, блок 7 ввода ответных действий оператора, блок 8 памяти учебной информации, дешифратор 9 и блок 10 индикации.

Коммутатор 5 (фиг.2) содержит в 25 двух каналах элементы 2И 11 и 12, пер- такте провбдится обмен информацией вые входы которых подключены к блоку

7, вторые входы являются информационной шиной устройства, а выходы соединены с входной шиной вычислителя 1, щ третий канал коммутатора 5 содержит элемент 2И-НЕ 13 и элемент 2И 14.

Последний канал содержит инвертор

15„ элементы 2ИЛИ 16 и 17 и элементы

2И-НЕ 18-20.

Формирователь 6 (фиг.3) содержит регистр 21 адреса, адресные входы которого соединены с адресными входами дешифратора 22 управления, выход которого подключен к первому входу регистра 23 сдвига, второй вход которого соединен с первым выходом регистра 21, второй выход которого подключен к первому входу элемента 2И 24, второй вход которого соединен с ин45 версным выходом регистра 23, прямой выход которого подключен к информационному входу триггера 25, выход элемента 24 соединен с первым входом элемента 2ИЛИ-НЕ 26, выход которого соединен с первым входом генератора

27 одиночных импульсов, с первым входом регистра 21 и с третьим входом регистра 23.

Устройство работает следующим образом.

При включении питания проводится начальная установка вычислителя 1, 1252810 4 клавиатуру с регистром чтения клавиатуры и регистром сканирования, пульт выбора режима работы устройства и имитатор внешнего устройства.

Рабочая программа может выполняться как в автоматическом, так и в пошаговых режимах (по шагам машинного цикла и шагам команды). При этом направление обмена информацией определяется сигналами на магистрали 10 управления устройства, а выборка соответствующего блока осуществляется дешифратором 9. В пошаговых режимах работы можно просмотреть прохождение информации по магистралям уст- 15 ройства, т.е. изучить схемотехническое и программное обеспечение микроЭВМ. Визуальное наблюдение информации осуществляется с блока 10, в состав которого входят знаковый дис- 20 плей с регистром сканирования и регистром знаков индикаторы состояния магистралей устройства.

Во втором режиме единичным сигналом из коммутатора 5, подаваемым в

25 первый канал на вход элемента 11 блокируется вычислитель 1, а сигналом с его выхода блокируются блоки

2 и 3 и формирователь 4, т.е. вычислитель 1 отключается от микро-ЭВМ.

К оставшейся части микро-3ВМ можно подключить. другую МП БИС или микроЭВМ с аналогичной организацией магистралей для излучения их схемотехнического и программного обеспечения. 35

Ввод и отладка программы, изучение прохожден.ия информации по блокам устройства проводится аналогично первому режиму.

В третьем режиме сигналом с комму-40 татора 5, подаваемым на вход элемента 12, коммутируется внутренний управляющий сигнал "Готовность" по входу вычислителя 1. Это необходимо для подключения к устройству дополнитель-45 ных блоков, причем эти блоки могут иметь более низкое быстродействие, чем вычислитель 1. Сигнал Готовность" от дополнительных блоков подается на второй вход элемента 12.

В четвертом режиме нулевым сигналом с блока 7, подаваемым на вход элемента 14, блокируется дешифратор

9, таким образом от микро-3ВМ отключаются блоки 7, 8 и 10 и формирова- 55 тель 6, а к магистрали оставшейся части (вычислитель 1, блоки 2 и 3, формирователь 4) подключаются новые периферийные блоки, формирующие другую структуру устройства. Это дает возможность отладить или изучить вариант микро-ЭВМ с новой структурой, в которой, в частности может быть перераспределено количество устройств ввода-вывода и объем памяти.

В пятом режиме нулевым сигналом с блока 7, подаваемым на входы инвертора 15 и элемента 16, блокируются внутренние сигналы обработки прерывания с целью подключения к микро-ЭВМ внешних блоков обработки прерывания.

Указанным путем расширяются дидактические возможности устройства.

Формула изобретения

Устройство для обучения вычислениям с помощью ЭВМ, содержащее вычислитель, адресная, информационная и управляющая шины которого подключены к соответствующим входным шинам блока формирования адресов, блока формирования данных и формирователя управляющих импульсов, управляющие входы которых соединены с управляющим выходом вычислителя, блок индикации, первая, вторая и третья информационные шины которого подключены к выходным шинам соответственно блока формирования адресов, блока формирования данных и блока памяти учебной информации, адресная шина .которого соединена с выходной шиной блока формирования адресов, информационная шина — с .выходной шиной блока формирования данных, шина учебной информации — с первой выходной шиной блока ввода ответных действий оператора, а управляющий вход - с первым выходом дешифратора, информационная шина которого подключена к выходной вине блока формирования адресов, информационная шина формирователя управляющих импульсов соединена с информационной шиной вычислителя, второй и третий выходы дешифратора подключены к входам соответственно блока индикации и блока ввода ответных действий оператора, первая информационная шина которого подключена к выходной шине блока формирования данных, о т л и ч а ю— щ е е с я тем, что, с целью расширения дидактических возможностей устройства, в него введены формирователь импульсов пошагового выполнения операций, первые управляющая, информаци5 12 онная и выходная шины, вторая информационная шина и вход которого соединены соответственно с выходными шинами формирователя управляющих импульсов и блока формирования адресов, вторыми информационной и выходной шинами блока ввода ответных действий оператора и четвертым выходом дешифратора, и коммутатор, первая выходная шина которого подключена к входной шине вычислителя, первая управляющая шина — к соответствующей шине формирователя управляющих импульсов, вторая управляющая шина — к второй выходной шине формирователя импульсов

52810 6 пошагового выполнения операций, первая информационная шина — к третьей выходной шине блока ввода ответных действий оператора, вторая выходная шина — к второй управляющей шине формирователя импульсов пошагового выполнения операций, третьей информационной шине блока .ввода ответных действий оператора, четвертой инфор10 мационной шине блока индикации и управляющим шинам блока памяти учебной информации и дешифратора, вторая информационная шина коммутатора явля- ется информационнной шиной устрой15 ства, 1252810

С &ока ? Ин(формационная urus

ycmpocicm

Фиа.2

j252810

ИЗ &wcr 7: Ф9 (рормиробателл 4

Из яоммуляыюра Х

Составитель А. Карлов

Редактор О.Головач Техред И.Верес Корректор Т.Колб

Заказ 4623!50 . Тираж 455 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

313035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, r.Óæãîðîä, ул.Проектная, 4