Формирователь биполярного кода

 

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (д) 4 Н-03 М 5/18

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К А STOPCHOMV СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (21) 387744 1/24-24 (22) 28.03.85 (46) 30.09.86. Бюл. № 36 (72) Б.Я.Мархасев (53) 681 ° 325(088.8) (56) Авторское свидетельство СССР № 818010, кл. Н 03 К 13/24, 1979 ..

Авторское свидетельство СССР № 913590, кл. Н 03 К 13/24, 1980., (54) ФОРМИРОВАТЕЛЬ БИПОЛЯРНОГО КОДА

i (57) Использование изобретения в вычислительной технике, в частности в системах передачи дискретной информации, обеспечивает формирование па„Я0„„1261120 А1 рафазного сигнала, благодаря чему расширяются функциональные возмож- ности устройства. Формирователь бипо- лярного хода содержит два транзистора первого типа проводимости, два транзистора второго типа проводимости десять резисторов и два элемента И.

Введение еще двух транзисторов первого типа проводимости, двух элементов задержки, двух:пороговых элементов, двух элементов 2И-ИЛИ-НЕ и одновибратора позволяет формировать на обоих выходах устройства парафаэные биполярные сигналы с фронтами требуемой крутизны. 1 ил.

1261120 разом.

В HcxopHQM cocToHHHH npH отсутствии тактовых импульсов, чему соответствует логический "0" на тактовом входе 24, на выходе одновибратора 17 присутствует также уровень логического "0", первый и второй логические элементы 15 и 16 2И-ИЛИ вЂ  заперты по всем входам, а на их выходах присутствует уровень логической "1".

Все транзисторы 1-6 заперты, сигналы на выходах 29 и 30 отсутствуют. Наличие на информационных входах 25 и 26 сигналов логической "1" не влияет на состояние устройства.

Передний фронт выходных импульсов формируется таким образом. При поступлении тактового импульса в виде уровня логической "1" на тактовый вход 24 и наличии уровня логической

"1" на первом информационном входе т

25 срабатывает первый элемент 15

2И-ИЛИ-НЕ, на его выходе появляется логический "0". Ток через делитель

13 отпирает третий транзистор

3 P-n-P, его ток отпирает первый транзистор 1 Р-и-P и,второй транзисИзобретение относится к вычислительной технике и может быть использовано в системах передачи дискретной информации.

Цель изобретения — расширение функциональных возможностей путем формирования парафазного сигнала.

На чертеже представлена принципиальная схема формирователя.

Формирователь биполярного кода содержит первый, второй, третий и четвертый транзисторы 1-4 первого типа проводимости (на чертеже P-п-Р), первый и второй транзисторы 5 и 6 второго типа проводимости (на чертеже n-P-n), резисторы 7-12 с первого по шестой, первый и второй резистивные делители 13 и 14 напряжения, первый и второй элементы 15 и 16 2И вЂ” ИЛИ-НЕ, одновибратор 17, первый и второй элементы 18 и 19 задержки, первый и второй элементы 20 и 21 И, первый и второй пороговые элементы 22 и 23, тактовый вход 24, первый и второй информационные входы 25 и 26, первая и вторая шины 27 и 28 источника питания, первый и второй выходы 29 и

30 устройства. Пороговые элементы

22 и 23 представляют собой триггеры

Шмидта °

Устройство работает следующим об.

55 тор 6 п-P-n, на первом выходе 29 появляется потенциал положительной шины 27 питания, на втором выходе

30 — потенциал отрицательной шины 28 питания. На выходе первого порогового элемента 22 устанавливается состояние логической "1", на выходе второго порогового элемента 23 — состояние логического 0

Задний фронт выходных импульсов формируется следующим образом. После окончания тактового импульса и появления логического 0 на тактовом входе 24 закрывается первый элемент И первого элемента 15 ЗИ-ИЛИ-НЕ, на его выходе появляется логическая

"1", запираются третий и первый транзисторы 3 и 1 P-n-P и второй транзистор 6 п-P — n. На первом информационном входе 25 может появиться логический "0", но с выхода первого элемента 18 задержки потенциал логической "1" продолжает поступать на первый вход первого элемента 20 И, на второй вход которого приходит логическая "1" с первого порогового элемента 22. Логическая "1" с выхода первого элемента 20 И поступает на второй вход второго элемента И второго элемента 16 2И-ИЛИ-НЕ. По заднему фронту тактового импульса запускается одновибратор 17 и выдается положительный импульс с уровнем логической "1" на первый вход второго элемента И второго элемента 16

2И-ИЛИ-НЕ. Элемент 16 открывается, на его выходе появляется логический

"0". Ток через второй делитель 14 отпирает четвертый транзистор 4

P n-P, его ток отпирает второй транзистор 2 P-n-Р и первый транзистор 5 п-Р— и. Первый выход 29 подключается к отрицательной шине 28 питания, второй выход 30 подключается к положительной шине 27 питания. Идет быстрый перезаряд паразитных емкостей, подключенных к выходам 29 и 30.

При достижении на первом выходе

29 потенциала, близкого к нулевому, первый пороговый элемент 22 перебрасывается, на его выходе появляется логический "0, который закрывает первый элемент 20 И, логический "0" с выхода которого закрывает второй элемент 16 2И-ИЛИ-НЕ. При этом за- пираются четвертый и второй транзисторы 4 и 2 Р-п-Р и первый транзистор

5 и-Р-и и восстанавливается нейтраль1261120 ное состояние на первом и втором выходах 29 и 30.

Длительность импульса одновибратора 17 выбирается несколько больше длительности сформированного заднего фронта выходных импульсов и меньше длительности тактового импульса. После окончания этого импульса

/ схема формирования заднего фронта импульсов запирается и не влияет на 1О формирование переднего фронта импульсов. Длительность задержки первого и второго элементов 18 и 19 задержки выбирается больше длительности одновибратора 17 и меньше длительности 15 тактового импульса, чтобы смена информации не влияла на работу схемы формирования заднего фронта импульсов.

При появлении уровня логической

"1" на втором информационном входе, ZO

26 схема работает аналогично, но передний фронт импульсов формируется с помощью второго элемента 16

2И-ИЛИ-НЕ, четвертого и второго тран" зисторов 4 и 2 P — n-P и первого тран- 25 зистора 1 и — Р-п, а задний фронт с помощью второго элемента 19 задержки, второго элемента 21 И, второго порогового элемента 23, первого элемента 15 2И-ИЛИ-НЕ, третьего и пер- 30 вого транзисторов 3 и 1 Р-n-P, второго транзистора 6 п-Р-п.

Формула изобретения

Формирователь биполярного кода, содержащий два транзистора первого типа проводимости и два транзистора второго типа проводимости, два элемента И и шесть транзисторов, базы 4р первых транзисторов первого и. второго типов проводимости через соответственно первый и второй резисторы подключены соответственно к первой и второй шинам источника питания, а их 45 коллекторы объединены и через третий резистор подключены к первому выходу устройства, и первый и второй резистивные делители напряжения, о тл и ч а ю шийся тем, что, с це- 5О лью расширения функциональных возможностей путем формирования парафазного сигнала, в него введены третий и четвертый транзисторы первого типа проводимости, первый и второй элементы задержки, одновибратор, первый и второй пороговые элементы, первый и второй элементы 2И-ИЛИ-НЕ, выходы которых через соответствующие резистивные делители напряжения соединены с первой шиной источника питания, база первого транзистора первого типа проводимости подключена к эмиттеру третьего транзистора первого типа проводимости, база второго транзистора первого типа проводимости соединена с эмиттером четвертого транзистора первого типа проводимости и через четвертый резистор — с первой шиной источника питания, база первого транзистора второго типа проводимости с коллектором четвертого транзистора первого типа проводимости, база второго. транзистора второго типа проводимости соединена с коллектором третьего транзистора первого типа проводимости и через пятый резистор .— с второй шиной источника питания, эмиттеры первого и второго транзисторов первого типа проводимости и эмиттеры транзисторов второго типа проводимости соответственно объединены и подключены соответственно к первой и второй шинам источника пи-. тания, базы третьего и четвертого транзисторов первого типа проводимости подключены к средним выводам соответственно первого и второго резистивных делителей напряжения, коллектор первого транзистора первого типа проводимости соединен с входом первого порогового элемента, коллекторы вторых транзисторов первого и второго типов проводимости объединены и подключены к входу второго порогового элемента и через шестой резистор — к второму выходу устройства, первые входы элементов 2И-ИЛИНЕ объединены с входом одновибратора и подключены к тактовому входу устройства, вторые входы первого и второго элементов. 2И-ИЛИ-НЕ объединены с входами соответствующих элементов задержки и подключены к соответствующим информационным входам устройства, выход одновибратора соединен с третьими, входами элементов

2И-ИЛИ-НЕ, выходы элементов задержки соединены с первыми входами соответствующих элементов И, вторые входы которых подключены к выходам соответ,ствующих пороговых элементов, выходы первого и второго элементов И соединены с четвертыми входами соответственно второго и первого элементов

2И-ИЛИ-НЕ.

29

Составитель О.Ревинский

Редактор С.Лисина Техред. И.Попович Корректор А.Зимокосов

Заказ 5245/58 Тираж 81б Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г.ужгород, ул.Проектная, 4