Запоминающее устройство

 

Изобретение относится к вычислительной технике и может быть использовано при построении ОЗУ с перестраиваемой разрядной организацией. Целью изобретения является уменьшение потребляемой .ющности. Поставленная цель достигается за счет введения формирователей импульсов, групгы элементов И, элементов 2ШШ-И, элемента ИЛИ, элемента И и инвертора с соответствующими связями. При однораз-:, рядной организации в устройстве функционирует лишь один блок памяти,включающий накопитель 2, усилитель 3, дешифратор 4, а при многоразрядном варианте - все блоки памяти. 1 ил. (Л Вх.1 to to о 00 gxf... tXfTf BbtiffВщ

СО)ОЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН

А1 (19) (11) (51) 4 С 11 С 11/00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К ASTOPCHOMY СВИДЕТЕЛЬСТВУ

Ме с.1

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАН ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3731670/24-24 (22) 18. 04. 84 (46) 15.12.86. Бюл. Ф 46 (71) Отделение Всесоюзного научноисследовательского института электромеханики (72) A.С.Березин, В.А.Лапшинский и Е.И.Онищенко (53) 681.327.66 (088.8) (56) Караханян З.Р. и др, Динамические интегральные схемы памяти. Изд-вс

"Радио" M.: 1984, с. 12-13.

Патент США Р 4854256, кл.365/189, опублик. 1982. (54) ЗАПОМИНАКЩЕЕ УСТРОЙСТВО (57) Изобретение относится к вычислительной технике и может быть использовано при построении ОЗУ с перестраиваемой разрядной органиэацией.

Целью изобретения является уменьшение потребляемой .1ощности. Поставленная цель достигается за счет введения формирователей импульсов, группы элементов И, элементов 2ИЛИ-И, элемента ИЛИ, элемента И и инвертора с соответствующими связями. При однораз-:, рядной организации в устройстве функционирует лишь один блок памяти,включающий накопитель 2, усилитель 3, дешифратор 4, а при многоразрядном варианте — все блоки памяти. 1 ил.!

?77208 г

l0

20

Изобретение относится к вычислительной технике, в частности к запоминающим устройствам, и может быть использовано при построении оперативных запоминающих устройств с перестраиваемой разрядной органиэацией.

Целью изобретения является уменьшение потребляемой мощности устройства, На чертеже приведена функциональная схема предлагаемого устройства °

Запоминающее устройство содержит адресный дешифратор 1, накопители 2, усилители 3, разрядные дешифраторы 4, инвертор 5, основные элементы И 6, дополнительный элемент И 7, формирователи 8 импульсов, дешифратор 9 выбора разрядности, элементы 2ИЛИ-И

10, элемент ИЛИ 11, шину 12 выбора разрядности, шину 13 записи-считывания, основные входы 14 устройства, дополнительный вход 15 устройства, основные выходы 16 устройства,, дополнительный выход 17 устройства и управляющие входы 18 и 19 устройства, Устройство работает следующим образом, В случае многоразрядной организации и при наличии на входе 19 нуле вого сигнала формирователи 8 находятся во включенном состоянии и усилители 3 и дешифраторы 4 подключены к источнику питания (не показан), Поэтому в режиме записи информация с основных входов 14 поступает на одни из входов элементов 2ИЛИ-И 10 и при считывании она появляется на выходах

16 устройства, т.е. устройство работает в обычном режиме.

В случае одноразрядной организации на входе 20 устройства появляется единичный сигнал, При этом во включенном состоянии оказывается лишь один из формирователей 8, определяемый единичным сигналом с соответствующего выхода дешифратора 9. Соответственно, к источнику питания подключены один из усилителей 3 и один из разрядных дешифраторов 4. В режи †. ме считывания все усилители 3, кроме одного, отключены от источника питания и на их выходах присутствуют нулевые сигналы. Поэтому с выхода усилителя 3, подключенного к источнику питания, данные считываются через элемент ИЛИ 11 на выходе 17 одноразрядного считывания. В режиме записи на шине 13 присутствует единичный

55 сигнал, Данные поступают через вход

15 одноразрядной записи устройства через элемент И 7 на вторые входы всех элементов 2ИПИ вЂ” И 10. Но воспринимаются записываемые данные лишь с выхода одного из элементов 2ИЛИ-И 10, соединенного с входом усилителя 3, подключенного к источнику питания.

Таким образом, в случае одноразрядной организации в устройстве функционирует лишь один .блок памяти, включающий накопитель 2, усилитель 3, один разрядный дешифратор 4, а в мно-горазрядном варианте — все блоки памяти, По сравнению с известным устроиством при числе разрядов равном 4 потребляемая мощность в предлагаемом устройстве уменьшена в два раза, Формула изобретения

Запоминающее устройство, содержащее накопители, адресные входы которых соединены с выходами адресного дешифратора, усилители, информационные входы которых соединены с выходами накопителей, разрядные дешифраторы, одни входы которых являются первой группой адресных входов устройства, входы адресного дешифратора являются второй группой адресных входов устройства, дешифратор выбора разрядности, входы которого являются третьей группой адресных входов устройства, шину разрешения записи-считывания, шину выбора разрядности, о т л и ч а ю щ е е с я тем, что, с целью уменьшения потребляемой мощности устройства, в него введены формирователи импульсов, группа элементов И, элементы 2ИЛИ-И, элемент ИЛИ, элемент И н инвертор, вход которого соединен с шиной выбора разрядности, выход инвертора соединен с первыми входами формирователей импульсов, вторые входы которых соединены с выходами дешифратора выбора разрядности, выходы формирователей импульсов соединены с вторымн входами разрядных дешифраторов и с первыми управляющими входами усилителей, выходы которых соединены с первыми входами элементов И группы, вторые входы которых соединены с выходом инвертора, выходы элементов И группы являются выходами устройства, выходы элементов 2ИЛИ-И соединены с вторыми управляющими входами усилителей, первые входы элементов 2 ИЛИ-И соединены с

127720

Составитель А,Воронин

Техред Л.Олейник Корректор О,Луговая

Редактор А.Лежнина

Заказ 55

Тираж 543 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д, 4/5

Производственно-полиграфическое предприятие, г.Ужгород, ул. Проектная, 4 шиной разрешения записи-считывания, вторые входы элементов 2ИЛИ-И соединены с выходом элемента И, первый вход которого является одним из информационных входов устройства, второй вход элемента И соединен с шиной

8 4 выбора разрядности, третьи входы элементов 2ИЛИ-И являются другими информационными входами устройства, выходы усилителей соединены с входами элемента ИЛИ, выход которого является выходом устройства.