Способ контроля качества мдп интегральных схем с тестовыми транзисторами

 

Изобретение может использовлио для отбраковки потенциально ненадежных интегральных схем (ИС). Способ контроля качества МДП ИС с тестовыми транзисторами заключается в следующем. Отклю чают напряжение питания ИС и подвергают ее облучению -квантами. Подают после каждого цикла облучения на Р1С и тестовые транзисторы возрастающее от нуля напряжение питания и контролируют правильность функционирования ИС. Измеряют критическое напряжение питания ИС и контролируют пороговые напряжения тестовых транзисторов. Осуществляют облучение и измерение до выхода значения критического напряжения питания ИС за допустимые пределы и по зависимостям пороговых напряжений тестовых транзисторов и критического напряжения питания ИС от суммарной накопленной дозы облучения определяют показа„ хЛК) СО . , , ,,(о1 . тель качества К(1Г -1,. )/(ит-11т ) где 1Г° и uj - значения порогового Напряжения тестового транзистора до облучения и при котором на зависимости этой величины от дозы с блучения D в координатах U(InD) наблюдается переход от линейног о участка к нелинейному , участок и т т соответствует максимальной скорости изменения UT(D).; и - критическое пороговое напряжение тестового транзистора, MI- ределяемое npji дозе облучения, при которой для ИС критическое напряжение питания равно номинальному напряжению питания. Способ имеет понышенную информативность контроля. 1 з.п. ф-лы, 3 ил. S е о 00 со со ОЭ

А1

„„SU„, Ц,9Я93 (51) 4 С 01 R 31/28

ОПИСАНИЕ ИЗОБРЕТЕНИЯ:

Н ABTOPGKOMY СВИДЕТЕЛЬСТВУ

"j6>,:4А, ... СОЮЗ СОВЕТСКИХ

ГосудАРственный номитет сссР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (21) 4099272/24-2 1 (22) 31.07.86 (46) 07,07.88. Бюл. N- 25 (71) Научно-исследонательский институт прикладных физических проблем им. А,Н.Сенченко (72) А.В.Латышев, Г.А,Лиговский и В.M.Ëîìàêî (53) 621.317,799 (088.8) (56) Патент Японии У 51 †325, кл. (01 R 31/26, 1976.

Авторское свидетельство СССР

11 542151, кл. G 01 R 31/26, 1977. (54) СПОСОБ КОНТРОЛЯ КАЧЕСТВА МЛП

ИНТЕГРАЛЬНЫХ СХЕМ С ТЕСТОВЬЙЯ1 ТРАНЗИСТОРАМИ (57) Изобретение может быть использовлно для отбраковки потенцилльно ненадежных интегральных схем (ИС).

Способ контроля качества МЛП ИС с тестовыми транзисторами злключлется в следующем. Отключают напряжение питания ИС и подвергают ее облучению -квантами, Подают после каждого цикла облучения на ИС и тестоные транзисторы возрастающее от нуля напряжение питания и контролируют правильность функционирования ИС. Измеряют критическое напряжение питания ИС и контролируют пороговые напряжения тесто— вых транзисторов. Осуществляют облучение и измерение до выхода значения критического напряжения питания ИС за допустимые пределы и по зависимс стям пороговых напряжений тестовых транзисторов и критического напряжения питания ИС от суммарной накопленной дозы облучения определяют показа— .ск (о Я! (o! тель качества К= (О -U „) / (V,-V,- ), ло! Ц! где йг и VT — значения порогоного напряжения тестового транзистора до облучения и при котором нл зависимос— ти этой величины от дозы облучения Г) в координатах U, (1nD) нлблюпаетс.я переход от линейного учагткл к нелинейц! 1о! ному, участок V, — V, соответствуетт максимальной скорости изменения

uc!

0 (О); U — критическое пс.рс;гс ное напряжение тестового транзистора, определяемое при лозе блучения, при которой для ИС критическое напряжение питания равно номинлльнсму нлпряжению питания. Способ имеет повышенную информативность кон1 роля. 1 з.п. ф-лы, 3 ил.

1408393

Изобретяние относится к обллсти испытания полупроводниковых приборов и может быть использовано для отбраковки потенциально ненадежных интег5 рлльных схем (ИС), л также для контроля качества их схемотехнического проекта, Цель изобретения — повышение информативности контроля за счет того, 1ð что выбор контролируемых параметров и формулы для определения коэффициента качества позволяет раздельно определить влияние технологических и схемотехнических факторов па надежность 15

ИС и иэ них определить общую надежность МДП-схем.

Сущность способа заключается в том, что ИС в целом и тестовые транзисторы одновременно подвергаются 20 воздействию заданной дозы г -облуче- . ния. Выбор дозы облучения из интервала 2 10 — 2 1О P обусловлен зако4 номерностями накопления заряда н подэатнорном диэлектрике:воздействие 25 дозой 5 10З P нл МОП-транзистор с то,ттщиной подзлтворного диэлектрика о

1000 A приводит к смещению порогового напряжения тестового трянзиг тора U на = 0,3 В, Следовательно, для того, 30 чтобы с достаточно высокой точностью определить зависимость от дозы как параметрон ..ИС, так и пороговые напряжения тестовых транзисторов необходимо шаг облучения в интервале по4 токов 1 10З вЂ” 2 ° 10 P выбрать равным

2 .10 P. Облучение должно проводиться в пассивном режиме (без приложения напряжения смещенття), чтобы обеспечить идентичные условия для тестовых транзисторов и транзисторов схем.

После каждоro "шага" облучения, на ИС и тестовые транзисторы подают напряжение питания, которое изменяют 45 от нулевого значения до номинального (Co), и измеряют критическое значение напряжения питания Е„, при котором схема начинает действовать без ошибок. При этих же лозах измеряют значения пороговых напряжений тестовых и- и р-канальных транзисторов. Циклы облучения — измерения параметров проводят до тех пор, покл не будет достигнуто значение FÄ = F . Зависимости с„ и (J от дозы облучения (D) испольгр

ЗУ ютсЯ Дття пос rPnенття @@IIIII(III Гр (Пт )1 которая позволяет оценить клчестно схемотехничестсот о пттоектл.

Нл фиг. 1-3 приведены графики, IIor ясняющие предлагаемый способ.

На фиг.1 показаны зависимости пороговых напряжений тестовых р-канальных транзисторов от дозы облучения для схем I u II. Указаны точки перехода линейной зависимости U, (D) к нелинейной, которые в нашем случае

4. соответствуют дозе = 10 P. Видно, что изменение Б,р (D) для схемы ?? вьште, чем для схемы I. Известно, что Б (П) зависит от степени совершенства структуры SiO -Si. Следова—

2 тельно, качество технологии (физическая надежность) ИС,обратно пропорционально величине ((т -U г ), где (Д (о! (Р! точка перехода кривой И, (II.D) от

Ь линеиного участка к нелинейному, (ol

U — значение порогового напряжения тестового транзистора до облучения.

На фиг.2 показаны зависимости напряжения функционирования от дозы облучения для ИС 1 и II. Испогтьэуя фиг.1 и 2, строят зависимость 6„ от

Б (фиг,3). Этя зависимость показывает эволюцию напряжения функционирования при деградационных воздействиях и позволяет найти граничные точки U выхода схемы за пределы (l J технических условий по напряжению (I l питания. Пороги !J соответствуют абсцисслм точек пересечения уровня питания Й, (штрихоная линия, фиг.3) с кривыми II u I. Надежность, обусловленная схемотехническим флктором, пропорциональна разности (U l -U (), так как определяется длиной деградационного пути. В этом смысле физическая надежность определяется скоростью перемещения порогового напряжения вдоль деградационного пути. Окончательную оценку качества микросхем проводят по нычисленным значениям показателя качества K=(U -U )(U ,(К((oI О (от е т т

-U, ), т.е. чем бочьше величина К, тем больше надежность микросхем по отношению к факторам, изменяющим U

Из фиг.2 и .3 следует, что схемы и II обладают различным запасом физической, схемотехнической и общей надежности. Наличие минимума на зависимости Е„ (U ) свидетельствует о хорошем качестве проекта схемы (кринля

I, фиг.3), Формула изобретения

Способ контроля качества МДП интегральных схем с тестовыми трлн1408393, IE H HoH каэате где U г

1 т

-1 зисторами, заключающийся в том, что интегральную схему с тестовыми транзисторами подвергают внешнему воздействию, контролируют изменение параметров тестовых транзисторов после каждого воздействия, определяют показатель качества интегральной схемы, по которому судят о годности интегральных схем, о т л и ч а ю щ и йс я тем, что, с целью повышения информативности контроля, отключают напряжение питания интегральной схемы и подвергают ее облучению -квантами, подают после каждого цикла облучения на интегральную схему и тестовые транзисторы возрастающее от нуля напряжение питания и контролируют правильность функционирования интегральной схемы, измеряют критическое 2р напряжение питания интегральной схемы и контролируют пороговые напряжения тестовых транзисторов, осуществляют облучение и измерение до выхода значения критического напряжения пита- 25 ния интегральной схемы за допустимые пределы и по зависимостям пороговых напряжений тестовых транзисторов и крйтического напряжения питания интегральной схемы от суммарной накопдозы облучения определяют г ль качества К по формуле

У" U значение порогового напряжения тестового транзистора до облучения; значение порогового . напряжения тестового транзистора, при котором на зависимости этой величины от дозы облу— чения D в координатах

U+(1nD) наблюдается переход от линейного участка к нелинейному, участок U -UT соотг о ветствует максимальной скорости изменения U,(D); критическое пороговое напряжение тестового транзистора, определяемое при дозе облучения, при которой для интегральной схемы критическое напряжение пит„ния равно номинальному напряжению питания.

2. Способ по п.1, о т л и ч а ю— шийся тем, что дозу облучения в каждом цикле облучения выбирают в диапазоне 2 10 -2 10 P.

785

07

87

Л1

1 408393

70 ГЯ (Ри У

АХ «рф

ss д„ /д