Преобразователь параллельного кода в последовательный
Изобретение относится к вычислительной технике и может найти при- . менение в системах передачи данных ,. по цифровым каналам с преобразованием параллельного кода в последовательньш. Цель изобретения - повьшение быстродействия. Поставленная цель достигается тем, что в преобразователь параллельного кода в последовательный , содержащий регистр 1 сдвига, счетчик 3, генератор 4 импульсов, информационные входы 5, дополнительно введен приоритетный шифратор 2. 1 ил.
СОЮЗ СОВЕТСНИХ
СОЦИАЛИСТИЧЕСКИХ
РЕСПУБЛИК
„,SU, 1425848 А1 511 4 H -03 И 9/00
ОПИСАНИЕ ИЗОБРЕТЕНИЯ
Н АВТОРСМОМУ СВИДЕТЕЛЬСТВУ
ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР
ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 4205307/24-24 (22) 02.03.87 (46) 23.09.88. Бюл. У 35 (72) Б.И.Чванов, О.П.Орлов и Ю.Ф.Шостак (53) 681,321 (088.8) (56) Авторское свидетельство СССР
Р 860056, кл. Н 03 M 9/00, !980.
Авторское свидетельство СССР
У 1159165, кл. Н 03 M 9/00, 1984. (54) ПРЕОБРАЗОВАТЕЛЬ ПАРАЛЛЕЛЬНОГО
КОДА В ПОСЛЕДОВАТЕЛЬНЫЙ (57) Изобретение относится к вычислительной технике и может найти применение в системах передачи данных, по цифровым каналам с преобразованием параллельного кода в последовательный. Цель изобретения — повышение быстродействия. Поставленная цель достигается тем, что в преобразователь параллельного кода в последовательный, содержащий регистр 1 сдвига, счетчик 3, генератор 4 импульсов, информационные входы 5, дополнительно введен приоритетный шифратор 2. 1 ил.
1425848
Составитель М.Аршавский
Редактор С.Пекарь Техред М.Ходанич Корректор М.Пожо
Заказ 4784/56 Тираж 928 Подписное
ВНИИПИ Государственного комитета СССР по делам изобретений и открытий
113035, Москва, Ж-35, Раушская наб., д. 4/5
Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4
Изобретение относится к вычисли" тельной технике и может найти применение в системах передачи данных по цифровым каналам с преобразованием параллельного кода в последовательный.
Целью изобретения является повьппение быстродействия.
На чертеже приведена блок-схема преобразователя.
На блок-схеме обозначены регистр
1 сдвига, приоритетный шифратор 2, счетчик 3, генератор 4 импульсов, информационные входы 5, информационный выход 6, выход 7 начала формата преобразователя, выход 8 формата преобразуемого кода.
Преобразователь работает следующим образом.
Преобразуемый параллельный код вводится через информационные входы
5 в разряды регистра 1 сдвига и одновременно подается на информационные входы приоритетного шифратора 2. Разряды преобразуемого кода и разряды регистра 1 сдвига совмещаются по первому (младшему) разряду, при этом первый разряд преобразуемого кода подается на информационный вход приоритетного шифратора 2, имеющего наименьший приоритет, а старший разряд— на информационный вход, имеющий выс- . ший приоритет. На выходе приоритет-. ного шифратора 2 появляется двоичный код, числовое значение которого равно формату преобразуемого када. Указанный код записывается в счетчик 3, на выходе заема которого появляется сиг» нал, запускающий генератор 4 импуль-. сов и сигнализирующий во внешние це пи о начале формата преобразователя.
Импульсы в выхода генератора 4 импульсов поступают на тактовый вход регистра 1 сдвига и на вход обратного счета счетчик 3. Сдвиг информации в регистре 1 сдвига продолжается до тех пор, пока на выходе заема счетчика 3 не появится сигнал, запрещающий работу генератора 4 импульсов.
Это произойдет тогда, когда .счетчик .
3 примет нулевое состояние. Этот же
1р сигнал сигнализирует вс внешние цепи о конце формата преобразователя, при этом вся информация будет выдана через информационный выход 6 потребителю и все разряды регистра 1 сдви15 -,ra оказываются обнуленными, поэтому не требуется специального сигнала сброса ° Преобразователь готов к приему следующего формата преобразуемого кода.
Формула из обретения
Преобразователь параллельного ко" да в последовательный, содержащий регистр сдвига, счетчик, генератор
25 импульсов, выход которого соединен с тактовым входом счетчика и тактовым входом регистра сдвига, информационнь1е входы которого соединены с информационными входами преобразователя, 30 информационный выход которого соединен с выходом регистра сдвига, а выход начала формата преобразователя соединен с управлякпцим входом генератора импульсов и выходом заема счет35 чика отличающийся тем что, с целью повьппения быстродейст-. вия, в него введен приоритетный шифратор, информацинные входы которого соединены с информационными входами преобразователя, а выходы приоритетного шифратора соединены с информационными входами счетчика и выходами формата преобразуемого кода преобразователя.
