Устройство для ортогонального преобразования цифровых сигналов по хаару

 

Изобретение относится к вычислительной технике и радиотехнике и может быть использовано в системах цифровой обработки сигналов, основанных на алгоритме быстрого преобразования Хаара. Цель изобретения - упрощение устройства. Поставленная цель достигается за счет того, что в состав устройства входят коммутаторы 2.1-2.5, сумматор-вычитатель 3, блоки задержки 4.1-4.п, 5.1-5.п-1, блоки сдвига 6, 7, блок синхронизации 9. 2 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСГ)УБЛИК (19) (11) 61 А1

151)5 С 06 F 15/332

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н А ВТОРСНОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТНРЫТИЯМ

ПРИ ГКНТ СССР (21) 4427673/24-24 (22) 18.05.88 (46) 23.09.90. Бюл. Р 35 (71) Хозрасчетный научно-исследовательский институт "Алгоритм" при

Узбекском научно-производственном объединении "Кибернетика" АН УЗССР (72) И.И.Исмагилов (53) 681.32(088.8) (56) Патент США )1 3981443, кл. G 06 Р 15/332, 1974.

Авторское свидетельство СССР

У 1 061 150, кл. С 06 F 1 5/332, 1 982. (54) УСТРОЙСТВО ДЛЯ ОРТОГОНАЛЬНОГО

ПРЕОБРАЗОВАНИЯ ЦИФРОВЫХ СИГНАЛОВ ПО

ХААРУ (57) Изобретение относится к вычислительной технике и радиотехнике и может быть использовано в системах цифровой обработки сигналов, основан- ных на алгоритме быстрого преобразования Хаара. Цель изобретения— упрощение устройства. Поставленная цель достигается за счет того, что в состав устройства входят коммутаторы 2.1 -2.5, сумматор-вычитатель

3, блоки задержки 4.1-4.п, 5.1-5.n-l, блок синхронизации-9. 1 табл., 2 ип, 1594561

Изобретение относится к вычислительной технике н радиотехнике и может быть использовано в системах пифровой обработки сигналов основанс

5 нь х на алгоритме быстрого преобразования Хаара (БПХ).

Цель изобретения -упрощение уст-. ройства.

На фнг.l представлена функциональ- !0 ная схема устройства для ортогональНого преобразования цифровых сигналов пс Хаару (N 2 =16); на фиг.2ч временные диаграммы работы коммутаl торов ° !5

Устройство содержит информационный ход 1, коммутаторы 2.1-2.5, сумматорычитатель 3, блоки 4.1-4.п задержки первой группы, блоки 5.1-5.п-l задержки второй группы, первый 6 и второй 7 блоки сдвига, состоящие из последовательно соединенных регистров сдвига, информацибнный выход 8 устройства, блок 9.синхронизации, выходы 10-12 синхронизации. 25

Устройство работает следующим образом.

С частотой тактовых импульсов на фход 1 устройства поступают отсчеты входного сигнала. На четные такты 3О

2i i=1 2 ", арифметический блок 3 выполняет 2 базовых операций двухточечных преобразований (2i-l)-ro и 2i-го отсчетов соответственно (первая ступень преобразования на граф— — 35

<хеме БПХ) . Вычисленные разности затих отсчетов являются коэффициентаХаара с порядковыми номерами (2 +i) соответственно и поступают

1 на вход первого блока 6 сдвига.

На нечетные такты сумматор-вычитатель 3 выполняет (2" -1) базовых операций, соответствующих ступеням преобразования на граф-схеме БПХ с

Второго по п-й. 45

Коммутаторы 2.1 -2,3 работают одинаково. Также одинаково работают коммутаторы 2.4 и 2.5.

На четные такты 2i, 1,2 коммутаторы 2.1 -2.3 включены на первое положение, тогда 2i-й отсчет че. — . рез коммутатор 2.1, а (2i-1)-й отсчет через блок 4 ° 1 задержки, через коммутатор 2.2 поступают на входы сумматора-вычитателя 3, на выходе кото55 рого имеются вычисленные сумма 8,(i)

° = X(2i-1) + X(2i) и разность R,(i)

X(2i-1) — X(2i).

Сумма S (i) через коммутатор 2.3 поступает на вход блока 5.1 задержки, а разность R,(i), являющаяся (2"

+i)-м коэффициентом Хаара, через коммутатор 2.4 поступает на вход первого блока 6 сдвига. На нечетные такты (2" " -! + 2 "+ ".1 K=2,ï-1, =1,2 " -1) коммутаторы 2,1-2.3 включены в (n+l-Ê)-е положение, при этом на входы сумматора-вычитателя 3 с блоков 5.п-К и 4.п+1-К задержки поступают соответственно, величины

S „ „(2i) S„ „ (2i-!) где 8„„ (j)= S„„,(2j) + $ (21-1) .

На выходе сумматора-вычитателя 3 имеется сумма S„ „„(i) и коэффициент

Хаара с порядковым номером 2 +i.

Величина .Б „,(i) через коммутатор

2.3 поступает в блок 5.п-К+1 задержки, а коэффициент Хаара через коммутатор 2.4 — на вход первого бло-. ка 6, сдвига, 1

Во вРемЯ (2" "-1)-го (Kl,ä 1) такта сумматор-вычитатель 3 выполняет базовую операцию над промежуточными результатами (и-К)-го этапа преобразования предыдущей выборки сигнала, т.е. на суммирующем выходе сумматора-вычитателя 3

sII k (2 ) s „ -k (2 ) s пк(2 ) т а на вычитающем выходе — 2 "-й коэффициент преобразования предыдущей вы;борки сигнала. Во время (2" "-1)-ro (К=2,п-l) такта коэффициенты преобразования с вычитающего выхода сумматора-вычитателя 3 поступают в первый блок 6 сдвига, а сумма S (2 " ) чеи-k+ 1 рез коммутатор 2.3, включенный на (и+1-К)-е положение, поступает в блок

5.п+1-К задержки. На (2» "1)-м такте вычисляются первый и второй коэффи-" циенты Хаара предыдущей выборки сигнала. По поступающему сигналу синх-

7 ронизацни (выход 12) коммутаторы

2.4 и 2.5 включены во второе положение. Через коммутатор 2.5 на выход

8 устройства поступает первый коэффициент Хаара, а второй коэффициент

Хаара через коммутатор 2.4 поступает на вход N-го регистра сдвига вто-.

; рого блока 7 сдвига. Следующие (N-1) тактов коммутаторы 2.4, 2.5 включены в первое положение и через коммутатор 2.5 на выход 8 устройства поступают остальные (N-1) коэффициентов

Хаара с выхода второго блока 7 сдвига и т.д.

5 15

На этом (2 " -1)-м такте на вход занесения в регистры второго блока 7 сдвига подается стробирующий сигнал с выхода 12 блока 9 синхронизации и тактовым импульсом информация на входах параллельного занесения регистров сдвига записывается в них.

Поясним работу устройства анализом расположения коэффициентов Хаара в регистрах сдвига первого и второго блоков при N 16. Содержимое регистров сдвига к началу 7-го и 8-ro тактов некоторого i-го цикла преобразования приведено в таблице.

В 7-м такте на входы занесения в регистры второго блока 7 сдвига подается разрешающий импульс и тактовый импульс записывает информацию с

-входов параллельного занесения в регистры.

Таким образом, соответствующее подключение выходов регистров сдвига к их входам параллельного занесения достигается их расположением в естественном порядке, которое необходимо при последовательном выводе коэффициентов Хаара.

Формула изобретения

Устройство для ортогонального преобразования цифровых сигналов по

Хаару, содержащее пять коммутаторов, два блока задержки, сумматор-вычитатель, два блока регистров сдвига и блок синхронизации, причем выходы первого и второго коммутаторов подключены соответственно к первому и второму входам сумматора-вычитателя, выходы суммы и разности которого подключены к информационным входам соответственно третьего и четвертого коммутаторов, первый информационный вход первого коммутатора соединен с первым входом первого блока задерж-. ки и является информационным входом устройства, информационным выходом которого является выход пятого коммутатора, первый выход первого блока задержки подключен к первому информационному входу второго коммута94561 6 тора, управляющий вход которого соединен с управляющими входами первого и третьего коммутаторов и подключен к первому выходу блока

5 синхронизации, второй выход которого подключен к тактовым входам первого и второго блоков регистров сдвига, i-й выход (i 1,n-l; N 2" размер преобразования) третьего коммутатора подключен к i-му входу второго блока задержки, i-й выход которого подключен к (i+1)-му информационному входу первого коммутатора и

l5 (i+1) My входу второго блока задержки, (i+1)-й выход которого подключен к (i+1)-му информационному входу второго коммутатора, п-й выход третьего коммутатора подключен к

20 первому информационному входу пятого коммутатора, о т л и ч а ю щ е е— с я тем, что, с целью упрощения устройства, первый и второй выходы четвертого коммутатора подключены

35 соответственно к информационному входу первого регистра сдвига блока регистров сдвига и информационному входу N-го регистра сдвига блока регистров сдвига, выход (2" -2)-го у» регистра сдвига первого блока регистров сдвига подключен.к информационному входу первого регистра сдвига второго блока регистров сдвига выл

Э ход (2 +1 ) -ro регистра сдвига которого подключен к второму информационному входу пятого коммутатора, выход (2" -2 " к)-ro (К=2,птl) регистра сдвига первого блока регистров сдви- . га подключен к информациионому входу

40 (И+2" )-ro регистра сдвига второго блока регистров сдвига, выход (И+2-2" 3 - 12 " J)-го (» =2,п; 1=1,2"

-(1-4„ ), где Р„„- символ Кронекера) регистра сдвига которого подключен

45 к информационному входу (N+2-2» -1)ro регистра сдвига второго блока регистров.сдвига, вход разрешения записи которого соединен с управляющими входами четвертого и пятого

5О коммутаторов и подключен к третьему выходу блока синхронизации.

1594561

Номер коэффициента Хаара

Регистр сдвига, Блок сдвига

Сост. к Сост. к

7-му такту . 8-му такту

))н!

5 1+1

11 1 !1

) 0 !! !

5 !

1() 1 +1

91

8

9 1 !

16

)6!

7 14 .14

13

12!

1)

9!

13

6!

1)!

5

)2. 10

13

4

3

2

)617

П р и м е ч а н и е. При составлении таблицы принято, что свободные входы параллельного занесения регистров второго блока сдвига подключены к уровню логического "0".

1594561

8 7 Я юи йцжау y gг 45 y У ®- У ° У ° Ч ° Э ® Ч о® ° ° ев еэ э-е ° ев ° ç е-е °

3 ° ° ° ° ® ° ° ° ° ° ° ° ° ° е ° ° °

° ° ° ° ° ° е ° ° ° ° ° е ° ° ° ° ° ° ° °

Фиг. 2!

Составитель А.Баранов

Техред g.Пидык Корректор С; Черни

Редактор И.Шмакова Заказ 2831 Тираж 566 Подписное

ВНИИПИ Государственного комитета по изобретениям н открытиям при I KHT СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат Патент, г. Ужгород, ул. Гагарина, Н н