Резервированное запоминающее устройство с коррекцией информации

 

Изобретение относится к вычислительной технике, в частности к полупроводниковым запоминающим устройствам. Цель изобретения - повышение надежности запоминающего устройства. Резервированное запоминающее устройство с коррекцией информации содержит три основных накопителя , накопитель корректирующих кодов, три схемы управления коррекцией, три блока сравнения, три блока эл.ементов И, два блока мажоритарных элементов, пять элементов ИЛИ, два элемента И, два формирователя временного интервала, элемент НЕ и соответствующие связи между ними. Новым является введение в устройство элементов ИЛИ, формирователей временного интервала, схем управления коррекцией, элемента НЕ, блоков элементов И и соответствующих связей. 2 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (51)5 6 11 С 29 /00

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

Ю"1() 9$

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ у

t

> (4

Ql

СО

М

О (21) 4849296/24 (22) 10.07.90 (46) 30.07.92. Бюл, М 28 (71) Ко с ру орско бюро электроприборостроения (72) А.С.Сорока и И.Г.Антипова (56) Авторское свидетельство СССР М 1451780, кл. G 11 С 29/00, 1986.

Авторское свидетельство СССР

hb 1471225, кл. G 11 С 29/00, 1987. (54) РЕЗЕРВИРОВАННОЕ ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО С КОРРЕКЦИЕЙ ИНФОРМАЦИИ (57) Изобретение относится к вычислительной технике, в частности к полупроводникоИзобретение относится к вычислительной технике, в частности к полупроводниковым запоминающим устройствам (ЗУ).

Известно трехканальное мажоритарное резервированное-запоминающее устройство. содержащее три блока памяти с контрольными разрядами, блоки свертки, элементы сравнения, блоки. сравнения, мажоритарный блок, коммутатор, информационные выходы, выход коммутатора, управляющие входы и информационные . входы коммутатора.

К недостаткам данного устройства относят принципиальную возможность выдачи на выход устройства недостоверной информации в случае одновременного и . идентичного искажения информации в двух любых накопителях. Кроме того, в устройстве не парируются совпадающие по адресу одновременные отказы трех накопителей. А общая адресная часть для информационных

SU 1751820 А1 вым запоминающим устройствам. Цель изобретения — повышение надежности запоминающего устройства. Резервированное запоминающее устройство с коррекцией информации содержит три основных накопителя, накопитель корректирующих кодов, три схемы управления коррекцией, три блока сравнения; три блока элементов И, два блока мажоритарных элементов, пять элементов

ИЛИ, два элемента И, два формирователя временного интервала, элемент НЕ и соответствующие связи между ними, Новым является ввеДение в устройство элементов ИЛИ, формирователей временного интервала, схем управления коррекцией, элемента НЕ, блоков элементов И и соответствующих связей, 2 ил; и контрольных разрядов каждого из накопителей приводит к тому, что отказы в адресных трактах устройства с помощью схем свертки и элементов сравнения не выявляются, что снижает надежность устройства, Наиболее близким по технической сущности к предлагаемому является резервированное оперативное запоминающее устройство, содержащее первый регистр, адресные входы устройства, блок управления режимом, вторые входы первого регистра, второй регистр, информационные входы устройства, элемент ИЛИ-НЕ; выход элемента ИЛИ-НЕ, блок кодирования, накопители данных, накопители корректирующих кодов, выходы выбора накопителя блока управления режимом, пятый и четвертый регистры, третьи входы четвертого регистра; мажоритарные элементы, третий регистр, блок сравнения, дешифратор, блок коррекции, выходы устройства. первые и вторые

1751820 элементы и инверторы, элементы задержки, вход выборки устройства, Недостаток известного устройства — наличие отдельного накопителя контрольных разрядов для каждого из основных накопителей, что приводит к значительной аппаратной избыточности, особенно при использовании мощных корректирующих кодов. Кроме того, метоф. коррекции, осйованный на сравнении считанных из контрольных накопителей и вновь получаемых корректирующих кодов, может привести к несанкционированному искажению достоверной информации с выходов основных накопителей, например в случае одновременного совпадающего по адресу отказа в двух любых накопителях корректирующих кодов, Общим недостатком, снижающим надежность устройства - прототипа и устройствааналога является также невозможность восстановления правильной информации в рабочих накопителях в случае "мягких" (некатастрофических) отказов ячеек памяти, что приводит в условиях длительной непрерывной работы к накоплению отказов и повышает вероятность появления непарируемого отказа.

Цель изобретения — повышение надежности устройства, Поставленная цель достигается тем, что в резервированное запоминающее устройство с коррекцией информации, содержащее первый, второй, третий накопители, накопитель корректирующих кодов, первый и второй блоки мажоритарных элементов, первый и второй элементы И, три блока сравнения, причем входы первой группы третьего блока сравнения и входы первой группы второго блока сравнения объединены и являются третьим информационнйм входом-выходом устройства, входы второй группы второго блока сравнения и входы первой группы первого блока сруйнения объединены и являются вторым информационным входом-выходом устройства, входы второй группы первого блока сравнения и входы второй группы третьего блока сравнения обьединены и являются первым информационным входом-выходом устройства, а адресные входы первого. второго и третьего накопителя являются соответственно первым, вторым и третьим адресным входами устройства, введены первые, второй, третий, четвертый и пятый элементы ИЛИ, первый и второй формирователи временного интервала, первый, второй и третий блоки управления коррекцией, элемент НЕ, первый, второй и третий блоки элементов И, выходы которых соединены соответственно с первыми входами первого. второго, третьего блоков уп15

20 ния коррекцией объединены и соединены с выходом накопителя корректирующих кодов, информационный вход которого соеди25 первыми входами третьего, четвертого и пя30 того элементов ИЛИ и с первым, вторым, 45

50 !

5

40 равления коррекцией, первые входы первого, второго и третьего блоков элементов И объединены и подключены к выходу первого блока сравнения, вторые входы первого, второго и третьего блоков. элементов И объединены и подключены к выходу второго блока сравнения, третьи входы первого, второго и третьего блоков элементов И объединены и подключены к выходу третьего блока сравнения, четвертые входы первого, второго и третьего блоков элементов И обьединены и подключены к выходу второго формирователя временного интервала, вход которого, вход первого формирователя. временного интервала, вторые входы первого, второго и третьего блоков управления коррекцией объединены и являются входом синхронизации устройства, третьи входы первого, второго и третьего блоков управленен с выходом первого блока мажоритарных элементов, первый, второй и третий входы которого подключены соответственно к первым выходам первого, второго и третьего блоков управления коррекцией, вторые входы которых соединены соответственно с третьим входами первого элемента ИЛИ, выход которого соединен с первым входом второго элемента И, второй вход которого соединен с выходом элемента НЕ, вход которого, вторые входы третьего, четвертого, пятого элементов ИЛИ и первый вход первого элемента И объединены и являются входом управления записью устройства, выход первого формирователя временного интервала соединен с объединенными вторым входом первого элемента, И и третьим входом второго элемента И, выход которого подключен к первому входу второго элемента ИЛИ, второй вход которого и вход управления накопителя корректирующих кодов объединены и подключены к выходу первого элемента И, выход второго элемента ИЛИ соединен с обьединенными входами записи первого, второго и .третьего накопителей, входы управления которых подключены соответственно к выходам третьего, четвертого и пятого элементов ИЛИ, адресные входы первого, второго и третьего накопителей соединены соответственно с первым, ворым, третьим входами второго блока мажоритарных элементов, выход которого подключен к адресному входу накопителя корректирующих кодов, причем информационные входы-выходы группы первого, второго и третьего накопителей соединены соответст1751820

5 6

1 венно с входами-выходами первой группы выми входами соответствующихблоков5-7 первого, второго и третьего блоковуправления управления коррекцией, вторые входы котокоррекцией, входы-выходы второй группы ко- рых соединены с входами первого 23 и еТоторых являются соответственно информаци- рого 24 формирователей временного онными входами-выходами первой, второй и 5 интервала и с входом 29 синхронизации устретьей групп устройства, тройства, третьи входы блоков 5 — 7 управлеПоложительный эффект приосуществле- ния коррекцией соединены с выходом нииизобретениядостигаетсязасчет:париро- накопителя 4 корректирующих кодов, инвания совпадающих по адресу идентичных формационный вход которого соединен с отказов в двух накопителях и совпадающих 10 выходом первого блока 14 мажоритарных поадресуотказоввтрехнакопителях;исклю- элементов, входы которого соединены С чения накопления "мягких" (некатастрофиче- первыми выходами соответствующих бло. ских) отказов ячеек памяти в накопителях; ков 5 — 7 управления коррекцией, вторые выисключения возможности несанкциониро- ходы которых соединены с первми входами ванной коррекции правильной информации 15 соответствующих элементов ИЛИ 18 — 20, а накопителей при отказах в накопителе кор- также с входами первого элемента ИЛИ 16. ректирующих кодов.. Выход первого элемента ИЛИ 16 соединен

Нафиг.1представленафункциональная с первым входом второго элемента И 22, схема резервированного запоминающего второй вход которого подключен к выходу устройства с коррекцией информации; на 20 элемента НЕ 25, а третий вход соединен с фиг,2 — блок управления коррекцией.. выходом первого формирователя 23 вреЗУ содержит(фиг.1) первый 1, второй 2, менного интервала и с вторым входом пертретий 3 накопители, накопитель 4 коррек- вого элемента И 21. Первый вход элемента тирующих кодов, первый 5, второй 6, третий И 21 соединен с вторыми входами элемен7 блоки управления коррекцией, первый 8, 25 тов ИЛИ 18 — 20, с входом элемента НЕ 25 и второй.9,.третий 10 блоки сравнения, пер- с входом 30 управления записью устройствый 11, второй 12, третий 13 блоки элемен- ва. Выходы элементов И 21, 22 соединены тов И, первый 14, второй 15 блоки соответственноспервымивторымвходами мажоритарных элементов, первый 16, вто- элемента ИЛИ 17, кроме того, выход элерой 17, третий 18, четвертый 19, пятый 20 30 мента И 21 подключен к входу управления элементы ИЛИ, первый 21, второй 22 эле- накопителя 4 корректирующих кодов. Выменты И, первый 23, второй 24 формирова- ход элемента ИЛИ 17 соединен с входами тели временного интервала, элемент НЕ 25. записи накопителей 1 — 3, входы управления

Устройство имеет адресные входы 26, которых соединены с выходами соответст27, 28, вход 29 синхронизации, вход 30 уп- 35 вующих элементов ИЛИ 18 — 20. равления записью, информационные вхо- Блок 5 (6, 7) уп.равления коррекцией ды-выходы 31„32„33, (фиг.2) содержит корректор 55, триггер 56

На фиг.1 обозначены информационные коррекции, формирователь 57 временного, входы-выходы 34 (35, 36), 37 (38, 39), входы интервала. Первый 46(47, 48) и второй 52 (53, 46 (47, 48), 49 (50, 51), 52 (53, 54) и выходы 40 40 54) входы блоков управления коррекцией 5 (6, (41, 42), 43 (44, 45) блоков 5 (6, 7) управления 7) соединены с входамиустановкитриггера 56 коррекцией. коррекции, выход которого соединен с пер-

Адресные входы 26 — 28 устройства соеди- вым входом управления корректора 55, с вхонены с адресными входами накопителей 1 — 3 и дом формирователя 57временногоинтервала с входами второго блока мажоритарных эле- 45 и с вторыми выходами 40(41, 42) блоков 5 (6, ментов 15„выход которого соединены с адрес- 7) управления коррекцией, Выход формироным входом накопителя 4 корректирующих вателя 57 временного интервала соединен с кодов, информационные входы-выходы нако- вторым входом управления корректора 55, пителей 1 — 3 соединены с входами-выходами вход корректирующих кодов соединен с первой группы соответствующих блоковуправ- 50 третьими входами 49-51 блоков 5-7 управлеления коррекцией 5— - 7, входы-выходы второй ния коррекцией. Выход корректирующих когруппы которых являются информационными дов корректора 5Ь соединен с первыми входами-выходами 31-33 устройства и соеди- выходами 43 (44, 45) блоков 5 (6, 7) управления нены с входами соответствующих блоков 8 — 10 коррекцией. Информационные входы-выхосравнения, вцходы которых подключены соотг- 55 ды корректора 55 соединены с входами-выхо ветственно к первым, вторым, третьим входам дами первой группы 34 (35, 36) и блоков элементов И 11 — 13, четвертые входы входами-выходами 37 (38, 39) второй группы которых соединены с выходом второго форми- блоков 5 (6, 7) управления коррекции. рователя 24 временного интервала. Входы В качестве корректора может быть приблоков элементов И 11-13 соединены с пер- менена микросхема 53ЭВЖ1.

1751820 зом

15

35

50

37(38,39) блоков 5(6, 7) управления коррек- 55

Устройство работает следующим обраРассмотрим три режима работы: режим записи, режим считывания при отсутствии отказов в накопителях, режим коррекции при наличии отказов в накопителях.

В режиме записи на вход 30 управления записью поступает высокий уровень сигнала, которым через элементы ИЛИ 18-20 накапители 1-3 переводятся в режим записи.

Кроме того, высокий уровень с входа 30 поступает на один из входов элемента И 21, разрешая его, а также на вход элемента НЕ

25, низкий уровень с выхода которого эапрещает прохождение сигналов через элемент

И 22. Низкий уровень с выхода элемента И

22 поступает на один из входов элемента

ИЛИ 17, на второй вход которого поступает сигнал с выхода формирователя 23 временного интервала через разрешенный элемент И 21. Сигналом, поступающим на вход

29 синхронизации устройства, запускается формирователь 23 временного интервала, а также с входов 52 (53, 54) подтверждается исходное нулевое состояние триггера 56 коррекции блоков 5 (6, 7) управления коррекцией. Низким уровнем с выхода триггера

56 коррекции корректор 55 переводится в режим приема информации с информационных входов-выходов 37 (38, 39), формирования и выдачи кодов коррекции на выходы 43 (44; 45). С выхода блока 14 мажоритарных элементов коды коррекции поступают на вход накопителя 4 корректирующих кодов; куда и записываются сигналом с выхода элемента И 21. Информация, поступающая в накопители 1-3 с информационных входоввыходов 31-33 устройства через информационные входы-выходы 34 (35, 36), 37 (38, 39) блоков 5 (6, 7) управления коррекцией, записывается сигналом с выхода элемента ИЛИ

17. Таким образом, в режиме записи обеспечйвается запись информации в накопйтели 1-3. а также запись соответствующих этой информации кодов коррекции в накопитель 4 корректирующих кодов.. В режиме чтения на вход 30 управления записью устройства поступает низкий уровень сигнала, который запрещает элемент И

21 и через элементы ИЛИ 18-20 переводит в режим чтения накопителя 1 — 3. Информация с выходов накопителей 1-3 через информационные входы-выходы 34 (35, 36) и цией поступает на информационные входывыходы 31-33 устройства, а также на входы блоков 8-10 сравнения. Результат попарного сравнения информации, считываемой с накопителей 1-3, поступает с выходов бло25

30 ков 8 — IO сравнения на входы блоков эле-, ментов И 11 — 13.

При отсутствии ошибок в накопителях

1 — 3 на выходах блоков 8 — 10 сравнения устанавливается низкий уровень сигнала, которым запрещается прохождение сигнала через блоки элементов И 11-13 от формирователя 24 временного интервала.

В этом случае сигналом, поступающим на вход 29 синхронизации устройства, так же как в режиме записи подтверждается исходное нулевое состояние триггера 56 коррекции блоков 5 (6, 7) управления коррекцией. Корректор 55 низким уровнем с выхода триггера 56 коррекции переведен в режим приема информации с информационных входов-выходов 34 (35, 36) блоков 5 (6, 7) управления коррекЦией, На выходах 40 (41, 42) блоков 5 (6, 7) управления коррекцией при этом удерживается низкий уровень сигнала, который, поступая через элемент ИЛИ 16, запрещает элемент И 22.

Таким образом, в режиме считывания при отсутствии отказов в накопителях 1-3 осуществляется считывание информации из накопителей 1-3 и передача ее на информационные входы-выходы 31 — 33 устройства без коррекции; причем входы управления накопителей 1-3 и накопителя 4 корректирующих кодов запрещены.

В режиме коррекции при наличии отказов в накопителях 1-3 на выходах блоков

8-10 сравнения устанавливаются высокие уровни сигналов, разрешающие прохождение сигналов от формирователя 24 временного интервала через блоки элементов И

11-13 на входы 46 (47, 48) блоков 5 (6, 7) управления коррекцией, Этими сигналами триггер 56 коррекции блоков 5 (6, 7) управления коррекцией переводится в единичное состояние.

Высоким уровнем сигнала с выхода триггера 56 коррекции корректор 55 переключается на прием информации с информационных входов-выходов 34 (35, 36) и корректирующих кодов с входов 49 (50, 51) блоков 5 (6, 7) управления коррекцией.

Кроме того; высокий уровень сигнала с выхода триггера 56. коррекции запускает формирователь 57 временного интервала и поступает с выходов 40 (41, 42) блоков 5 (6, 7) управления коррекцией на входы элемента ИЛИ 16 и через элементы ИЛИ 18 — 20 в накопители 1-3, переводя их в режим записи, Сигналом с выхода формирователя 57 временного интервала корректор 55 переводится в режим коррекции, при этом исправленная информация с выхода корректора 55 поступает на информацион1751820

10 второго и третьего блоков управления кор- 50 рекцией, первые входы первого, второго и третьего блоков элементов И объединены и подключены к выходу первого блока сравнения, вторые входы первого, второго и третьего блоков. элементов И объединены и 55 подключены к выходу второго блока сравнения, третьи входы первого, второго и третьные входы-выходы 34 (35, 36) и 37 (38, 39) блоков 5 (б, 7) управления коррекцией и далее на информационные входы-выходы 31—

33 устройства и в накопители 1-3.

3эпись исправленной информации в накопители 1 — 3 выполняется сигналом с выхода первого формирователя 23 временного интервала, поступающим на входы записи накопителей 1-3 через разрешенный элемент И 22 и через элемент ИЛИ 17, Таким образом, в режиме коррекции при наличии отказов в накопителях 1-3 осуществляется исправление ошибок, выдача исправленной информации на информационные входы-выходы 31 — 33 устройства и восстановление правильной информации в накопителях 1 — 3.

Формула изобретения

Резервированное запоминающее устройство с коррекцией информации, содержащее первый, второй, третий накопители, накопитель корректирующих кодов, первый и второй блоки мажоритарных элементов, первый и,второй элементы И, три блока сравнения, причем входы первой группы третьего блока сравнения и входы первой группы второго блока сравнения объединены и являются третьим информационным входом-выходом устройства, входы второй группы второго блока сравнения и входы первой группы первого блока сравнения объединены и являются вторым информационым входом-выходом устройства, входы второй группы первого блока сравнения и входы второй группы третьего блока сравнения объединены и являются первым информационным входом-выходом устройства, а адресные входы первого, второго и третьего накопителей являются соответственно первым, вторым и третьим адресными входами устройства, о т л и ч а-ю щ е е с я тем, что, с целью повышения надежности устройства, в него введены с первого по пятый элементы

ИЛИ, первый и второй формирователи временного интервала, первый, второй и третий блоки управления коррекцией, элемент

НЕ, первый, второй и третий блоки элементов И, выходы которых соединены соответственно с первыми входами первого, 10

его блоков элементов И объединены и подключены к выходу третьего блока сравнения, четвертые входы первого, второго и третьего блоков элементов И объединены и подключены к выходу второго формирователя временного интервала, вход которого, вход первого формирователя временного интервала, вторые входы первого, второго и третьего блоков управления коррекцией объединены и являются входом синхронизации устройства, третьи входы первого, второго и третьего бло. ков управления коррекцией объединены и соединены с выходом накопителя корректирующих кодов, информационный вход которого соединен с выходом первого блока мажоритарных элементов, первый, второй и третий входы которого подключены соответственно к первым выходам первого, второго и третьего блоков управления коррекцией, вторые выходы которых соединены соответственно с первыми входами третьего, четвертого и пятого элементов

ИЛИ и с первым, вторым, третьим входами первого элемента ИЛИ, выход которого соединен с первым входом второго элемента И, второй вход которого соединен с выходом элемента

КЕ, вход которого, вторые входы третьего, четвертого, пятого элементов ИЛИ и первый вход первого элемента И объединены и являются входом управления записью устройства, выход первого формирователя временного интервала соединен с обьединенными вторым входом первого элемента И и третьим входом второго элемента И, выходы которого подключены к первому входу второго элемента ИЛИ, второй вход которого и вход управления нако- пителя корректирующих кодов объединены и подключены к выходу первого элемента И, выход второго элемента ИЛИ соединен с объединенными входами записи первого, второго и третьего накопителей, входы управления которых подключены соответственно к выходам третьего, четвертого и пятого элементов ИЛИ, адресные входы первого, второго и третьего накопителей соединены соответственно с первым, вторым и третьим входами второго блока мажоритарных элементов, выход которого подключен к адресному входу накопителя корректирующих кодов, причем информационные входы-выходы группы первого, второго и третьего накопителей соединены соответственно с входами-выходами первой группы первого. второго и третьего блоков управления коррекцией, входы-выходы второй группы которых являются соответственно информационными входамивыходами первой, второй и третьей групп устройства.

1751820

ФУГ Р

Составитель И,Антипова .

Техред М.Моргентал Корректор H.Ðåâñêàÿ

Редактор M.Áàíäóðà

Производственно-издательский комбинат "Патент", г. Ужгород, ул,Гагарина. 101

Заказ 2695 Тираж Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., 4/5