Преобразователь двоичного кода в код с любым другим основанием

 

3I5I76

ОПИСАНИЕ

ИЗОБРЕТЕН ИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советскнк

Социалистических

Республик

Зависимое от авт. свидетельства №

Заявлено 081.1969 (М 1297860/18-24) с присоединением заявки №

Приоритет

Опубликовано 21.IX.1971. Бюллетень № 28

Дата опубликования описания 17.XI.1971

МПК б 06/ 5/02

Номитет по аелам изобретений и открытий при Совете Министров

СССР

УДК 681.325.53(088.8}

Автор изобретения

Д. С. Ивенский

Заявитель

ПРЕОБРАЗОВА1 ЕЛЬ ДВОИЧНОГО КОДА В КОД С ЛЮБЫМ

ДРУГИМ ОСНОВАНИЕМ

Изобретение относится к области автоматики и вычислительной техники и предназначено для преобразования двоичного кода в десятичный код или код с любым другим основанием.

Известны двоична-десятичные преобразователи, использующие суммирующие (счетные) схемы, в которых преобразование кода осуществляется последовательно.

Предложенное устройство отличается тем, что оно содержит пирамидальные сумматоры всех разрядов числа с новым основанием, при этом число .разрядов первого сумматора, на котором выделяется младший разряд числа с новым основанием, равно разрядности преобразуемого двоичного кода, а максимальное число связей между разрядами сумматора равно новому основанию (при его четности) или его удвоенному числу (прои его нечетности), половина выходов каждого разряда старших численных значений нового основания соединена с помощью логических элементов «И—

ИЛИ», выходы которых связаны с соответствующими входами разрядов сумматора следующего (старшего) разряда числа с новым основанием.

Это позволяет повысить быстродействие и упростить устройство.

На фиг. 1 изображена схема преобразователя; на фиг. 2 — сумматор единиц; на

2 фиг. 3 — пять последних ячеек сумматора для любого целого числа.

Устройство содержит релейно-диодные сумматоры I, число которых равно разрядности десятичного числа, контактные группы реле ячеек II и диодные сборки III. Число ячеек 1 — n, а входов Π— 9.

Первый сумматор (на фиг. 1 нижний) сумматор единиц десятичного числа — обра10 зуется контактами входных реле. На обмотки этих реле по п цепям (n — число разрядов двоичного кода) подается запитывающее напряжение в соответствии с двоичным кодом (запитываются обмотки реле разрядов со зна15 чением 1). Внутри сумматора связь между ячейками II осуществляется от старшего разряда к младшему.

С десяти выходов первого сумматора снимается информация о единицах десятичного

20 числа, а также информация о числе десятков в виде двоичного кода.

Двоичный код числа десятков подается на второй сумматор, который со своих десяти выходов выдает это число. С сумматора де25 сятков снимается двоичный код числа сотен и т. д.

Связь от сумматора единиц к сумматору десятков, от сумматора десятков к сумматору сотен и т. д. осуществляется с помощью диодЗ0 ных сборок 1П.

315176

15 г0 г5

ЗО

Контакты реле ячеек сумматора единиц десятичного числа (фиг. 2) образуют пирамиду, в вершине которой — контакты реле старшего двоичного разряда, а в основании пирамиды — контакты реле младшего разряда двоичного кода (на схеме под контактами указано числовое значение разрядов двоичного числа). Для каждого числа в пирамиде образуется единственная сквозная цепь от вершины пирамиды до одного из ее оконечных выходов, и появление напряжения на том или ином контакте пирамиды определяется значением данного и всех старших разрядов двоичного кода.

Так, например, на выходе «3» ячейки 5 напряжение появляется только в том случае, если значение двух старших разрядов двоичного числа соответствует единицам, т. е. число равно 2" — +2" — =3 2" — а напряжение на выходе «1» ячейки 7 появляется, если двоичное число равно 1 2"-4 или 11 2"-4 и т. д.

При данном соединении ячеек пирамиды десять ее выходов соответствуют значению единиц десятичного числа. Для того, чтобы убедиться в этом следует положить и равным любому числу. Если, например п=5, то значение младшего разряда числа 2" — =2 =1.

В этом случае на нулевом выходе «О» сумматора напряжение появится, когда число имеет нуль единиц, т. е, О, 10, 20, 30, на выходе

«1», — когда число единиц равно «1», т. е. 1, 11, 21, 31 и т. д.

На фиг. 3 на контактах реле указано, в каких пределах может находиться преобразуемое число в зависимости от значения данного и всех младших разрядов. Если на выходе десятичного сумматора значение чисел лежит в пределах десятка (Π—:9) 2, то на выходе предпоследней ячейки значения чисел ограничиваются пределами двух десятков (Π—:9) 2, на выходе следующей ячейки в пределах четырех десятков (Π—:9) 2 и т. д.

Появление напряжения на любом из верхних пяти выходов «О», «1», «2», «3» и «4» ячейки 12 свидетельствует о том, что преобразуемое число в своих последних двух младших разрядах имеет значение 00 —:09, или

20 †: 29, или 40 †: 49 или 60 †: 69 и, наконец, 80-:89. Появление же напряжения на одном из нижних пяти выходов ячейки 12 («5», «6», «7», «8», «9») возможно, если число лежит в пределах 10 †: 19, или 30 †: 39, или 50 †: 59, или

70 —: 79, или 90 —: 99.

Следовательно, в первом случае число де сятков преобразуемого кода четно и потому младший разряд двоичного кода числа десятков равен нулю. Во втором случае число десятков нечетно и поэтому младший разряд двоичного кода, выражающего число десятков, равен единице.

По сходным рассуждениям наличие напряжения на верхних пяти выходах («О»+«4») реле ячейки 11 свидетельствует о том, что второй разряд двоичного кода, выражающего число десятков, равен нулю, а наличие напряжения на одном из выходов («5»+«9») показывает, чго он равен единице.

Таким образом можно снять полную информацию в двоичном коде числа десятков.

В общем случае число разрядов двоичного кода, выражающего число десятков, на три меньше, чем разрядность двоичного кода, подлежащего преобразованию, так как младший разряд двоичного кода, выражающего числа десятков, снимается с выходов реле ячейки 12, а старший — с контактов реле ячейки б с выходов «5», «6», «7» (реле ячейки 4 и 5 не имеют выходов «5»+«9»).

С сумматора десятков с помощью диодных сборок запитывается сумматор сотен и т. д.

Сумматор старшего разряда десятичного числа выполняется без диодных сборок.

Предмет изобретения

Преобразователь двоичного кода в,код с любым другим основанием, использующий принцип преобразования кодов на сумматорах и логических элементах, отличающийся тем, что, с целью повышения быстродействия и упрощения схемы, он содержит пирамидальные сумматоры всех разрядов числа с новым основанием, при этом число разрядов первого сумматора, на котором выделяется младший разряд числа с новым основанием, равно разрядности преобразуемого двоичного кода, а максимальное число связей между разрядами сумматора равно новому основанию (при

его четности) и его удвоенному числу (при его нечетности), половина выходов каждого разряда старших численных значений нового основания соединена с помощью логических элементов «И-ИЛИ», выходы которых связаны с соответствующими входами разрядов сумматора следующего (старшего) разряда числа с новым основанием.

315176

Составитель А. В. Вейц

Редактор Л. А. Утехина Техред А. А. Камышникова Корректор Л. В. Орлова

Заказ 3088/5 Изд. № 1273 Тираж 473 Подписное

ЦНИИПИ Комитета по делам изобретений и открытий при Совете Министров СССР

Москва, Ж-35, Раушская наб., д. 4/5

Типография, пр. Сапунова, 2

Преобразователь двоичного кода в код с любым другим основанием Преобразователь двоичного кода в код с любым другим основанием Преобразователь двоичного кода в код с любым другим основанием Преобразователь двоичного кода в код с любым другим основанием 

 

Похожие патенты:

Изобретение относится к автоматике и вычислительной технике и может быть использовано для обработки сигналов, представленных в кодовой и широтно-импульсной формах

Изобретение относится к аналоговым вычислительным устройствам и может быть использовано для возведения значения сигнала в степень

Изобретение относится к автоматике и вычислительной технике и может быть использовано в аппаратуре передачи данных по каналу с помехами

Изобретение относится к вычислительной технике и может быть использовано при построении арифметических устройств и выполнении арифметических операций суммирования и вычитания в позиционно-знаковых кодах

Изобретение относится к вычислительной технике и может быть использовано при построении арифметических устройств и выполнении арифметических операций суммирования и вычитания

Изобретение относится к вычислительной технике и может быть использовано при построении арифметических устройств для выполнения арифметических процедур суммирования позиционных аргументов [ni]f(2n) и [mi]f(2n )

Изобретение относится к вычислительной технике и может быть использовано при построении арифметических устройств и выполнения арифметических процедур суммирования позиционных аргументов «-»[ni]f(2 ) и «+»[mi]f(2 ) с разными знаками

Изобретение относится к вычислительной технике и может быть использовано в системах контроля и управления в совокупности с арифметическими устройствами, которые реализуют различные арифметические процедуры над аргументами, имеющие позиционно-знаковую структуру аргументов аналоговых сигналов «±»[n i]f(-1\+1,0, +1) «дополнительный код», которая должна быть преобразована посредством функциональной структуры ЦАП в аналоговый сигнал управления «±»Ukf([mi ])
Наверх