Патент ссср 315178

Авторы патента:

H03M7/04 - в двоичной системе счисления

3ISl78

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социалистииескиз

Республик

Зависимое от авт. свидетельства №

Заявлено 28.VI 1.1969 (№ 1352592/18-24) с присоединением заявки №

Приоритет

Опубликовано 21 1Х.1971. Бюллетень № 28

Дата опубликования описания 17.XI.1971.ЧПК б 06f 5/02

Номитет по делавт изобретений и открытий при Совете Министров

СССР

УДК 681.325.63 (088.8) Автор изобретения

Н. В. Бандура

Заявитель

УСТРОЙСТВО ДЕКОДИРОВАНИЯ ОТНОСИТЕЛЬНОГО КОДА

Изобретение относится к области связи и вычислительной техники, предназначено для двухкратной фазоразностной манипуляции и может быть применено для преобразования двоичного кода.

Известно декодирующее устройство для двухкратной фазоразностной манипуляции, реализованное на бесконтактных переключающих элементах с использованием элементов задержки двоичных сигналов для сопоставления полярностей предыдущих и последующих посылок, содержащее релаксаторы, выполняющие роль задержки регенерированных сигналов, и матричный дешифратор, на вход которого поступают двоичные парафазные сигналы.

Сигналы с выходов схем «ИЛИ» управляют работой выходных триггеров первого и второго подканалов.

Однако это устройство сложно, С целью упрощения схемы в предложенном устройстве между входными и выходными каскадами включены импульсно-потенциальные схемы «И», объединенные в группы диодными cxeMBivlH «ИЛИ» TBKHivl образом, что емкостные и реостатные входы каждой схемы «И» присоединяются к парафазным выходам входных каскадов.

На чертеже приведена принципиальная схема предложенного устройства.

Устройство содержит на входе два триггерных каскада 1, 2, выходы которых подсоединены к шинам 8 вЂ” б. К шинам 8 вЂ” б подключены импульсно-потенциальные элементы 7вЂ”

14, каждый нз которых является дифференцирующей цепью и составляет с соответстствующим диодом 15 вЂ” 22 логическую схему

«И».

Схемы «И» объединены в две схемы «ИЛИ»

10 (диоды 15 вЂ” 18 н 19 вЂ” 22), выходы которых подключены к выходным формирующим (триггерным) каскадам 28, 24.

Устройство работает следующим образом.

15 Детектированные сигналы фазовых подканалов со входов 1 и П поданы на триггерные каскады 1, 2, с парафазных выходов которых сигналы поступают на схемы «И» (7 вЂ” 14, 15 вЂ” 22) . Диод пропускает импульс только в

20 случае совпадения положительного фронта на элементе RC и положительного пьедестала на элементе R.

Входы импульсно-потенциальных элемен2s тов подключаются к шинам 8 вЂ” б так, чтобы при любой возможной комбинации полярностей парафазных сигналов (зависящей от фазового состояния несущей частоты), выходной импульс с одной схемы «И» подавалзО ся на одну из двух групп схем «ИЛИ».

15178

1Р2 где

3132 (Р1 = 31)

Р (Р1 =3 ) : &Ы1 - Ю»идЮ

Составитель И. Н. Горелова

Редактор Л. А. Утехина Техред А. А. Камышникова Корректор О, С. Зайцева

Заказ 3088)7 Изд. № 1273 Тира>к 473 Подписное

ЦНИИПИ Комитета по делам изобретений и открытий при Совете Министров СССР

Москва, 5К-35, Раушская наб., д. 4/5

Типография, пр. Сапунова, 2

Подсоединение схем «И» к шинам > вЂ” б производится согласно полученному минимизированному алгоритму работы этого устройства: 1 вЂ” вЂ” Р2Р1 (Р1 31)Ч Р2Р1 (Р1 = Рз) Х

XVPiP2 (2= 32) КР1Р2 (Р, т 3,) регенерированые сигналы первого и второго подканалов; задержанные сигналы первого и второго подканалов; операция неравнозначности; означает наличие скачка фазы в одном подканале при условии перехода от отрицательной посылки к положительной.

Таким образом, элементы задержки исклю чаются, что приводит к значительному сокращению числа элементов устройства.

Предмет изобретения

Устройство декодирования относительного кода при двукратной фазоразностной манипу= ляции, содержащее два триггерных каскада регенерации и два выходных каскада форми10 рования двоичных сигналов фазовых подканалов, отличающееся тем, что, с целью упрощения устройства, между входными и выходными каскадами включены импульсно-потенциальные логические схемы «И», выполнен15 ные на реостатно-ем костных и диодных элементах, и объединенные диодами в группы схем «ИЛИ», пр ичем ем костные и:реостатные входы каждой схемы «И» подсоединены к парафаэным выходам входных каскадов.

Патентно-техвргная бивдаотека // 312377

Устройство для перекодирования /г-разрядного // 281897

Устройство для последовательного выделения«единиц» // 278215

Устройство для формирования телеграфного группового сигнала // 270778

Устройство для декодирования арифметических двоичных кодов // 263274

Устройство для перекодирования двоичного кода с постоянным весом в полный двоичный код // 260963

Ьлтект-ш- .j;,'т-л:^н';ескля ^^ i 5i:d;;-iott:^:-iа. а. давыдов // 259473

Устройство цикловой синхронизации в системах // 236513

Устройство для преобразования /г-3,начного двоичного кода в р-значный двоичный код // 220630

Кодирующий времяимпульсный преобразователь // 2141721

Изобретение относится к автоматике и вычислительной технике и может быть использовано для обработки сигналов, представленных в кодовой и широтно-импульсной формах

Времяимпульсный квадратичный преобразователь // 2149449

Изобретение относится к аналоговым вычислительным устройствам и может быть использовано для возведения значения сигнала в степень

Устройство для декодирования двоичных кодов хемминга // 2161369

Изобретение относится к автоматике и вычислительной технике и может быть использовано в аппаратуре передачи данных по каналу с помехами

Способ формирования преобразованных аргументов аналоговых сигналов (0j)i и (0j+1)i сквозного параллельного переноса f( ) для преобразования позиционно-знаковых аргументов аналоговых сигналов ±[nj]f(+/-) в условной "i" зоне минимизации и функциональная структура для его реализации (варианты) // 2420868

Изобретение относится к вычислительной технике и может быть использовано при построении арифметических устройств и выполнении арифметических операций суммирования и вычитания в позиционно-знаковых кодах

Способ формирования сквозного последовательного переноса в процедуре логического дифференцирования d/dn позиционных аргументов [mj]f(2n) с учетом их знака для формирования позиционно-знаковой структуры ±[mj]f(+/-)min с минимизированным числом активных в ней аргументов (варианты) // 2420869

Способ активизации аргумента (0j+1 )i аналогового сигнала условно «j+1» разряда и аргумента (0j )i аналогового сигнала условно «j» разряда сквозного последовательного переноса f1,2( )±0 для преобразования структуры позиционно-знаковых аргументов ±[nj]f(+/-) аналоговых сигналов в условной «i» «зоне минимизации» в минимизированную позиционно-знаковую структуру ±[nj]f(+/-)min аналоговых сигналов и функциональная структура для его реализации (варианты русской логики) // 2425441

Изобретение относится к вычислительной технике и может быть использовано при построении арифметических устройств и выполнения арифметических операций суммирования и вычитания в позиционно-знаковых кодах

Функциональная структура процедуры логического дифференцирования d/dn позиционных аргументов [mj]f(2n) с учетом их знака m(±) для формирования позиционно-знаковой структуры ±[mj]f(+/-)min с минимизированным числом активных в ней аргументов (варианты) // 2428738

Изобретение относится к вычислительной технике и может быть использовано при построении арифметических устройств в позиционно-знаковых кодах

Функциональная структура процедуры преобразования позиционных условно отрицательных аргументов «-»[ni]f(2n) в структуру аргументов "дополнительный код" позиционно-знакового формата с применением арифметических аксиом троичной системы счисления f(+1,0,-1) (варианты) // 2429564

Изобретение относится к вычислительной технике и может быть использовано при построении арифметических устройств для выполнения арифметических процедур суммирования позиционных аргументов [ni]f(2n) и [mi]f(2n )

Функциональная структура логико-динамического процесса преобразования позиционных условно отрицательных аргументов «-»[ni]f(2n) в структуру аргументов "дополнительный код" позиционно-знакового формата с применением арифметических аксиом троичной системы счисления f(+1,0,-1) (варианты) // 2429565

Изобретение относится к вычислительной технике и может быть использовано при построении арифметических устройств и выполнения арифметических процедур суммирования позиционных аргументов «-»[ni]f(2 ) и «+»[mi]f(2 ) с разными знаками

Функциональная структура преобразователя позиционно-знаковых структур аргументов аналоговых сигналов «±»[ni]f(-1\+1,0, +1) "дополнительный код" в позиционную структуру условно отрицательных аргументов аналоговых сигналов «-»[ni]f(2n) с применением арифметических аксиом троичной системы счисления f(+1,0,-1) (варианты) // 2443052

Изобретение относится к вычислительной технике и может быть использовано в системах контроля и управления в совокупности с арифметическими устройствами, которые реализуют различные арифметические процедуры над аргументами, имеющие позиционно-знаковую структуру аргументов аналоговых сигналов «±»[n i]f(-1\+1,0, +1) «дополнительный код», которая должна быть преобразована посредством функциональной структуры ЦАП в аналоговый сигнал управления «±»Ukf([mi ])