Устройство для умножения десятичных чисел

 

— — и I

О П-И-C-:А-Н==И Е

ИЗОБРЕТЕНИЯ

Союз Советских

Социалистических

Республик

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Зависимое от авт. свидетельства ¹

Заявлено 09,VII.1970 (№ 1457320/18-24) с присоединением заявки №

Приоритет

Опубликовано 11 VI1,1973. Бюллетень ¹ 30

Дата опубликования описания 16.1.1974.

М. Кл. С 06f 7!52

Государственный комитет

Совета Министров СССР по делам изобретений и открытий

УДК, 681.325.5(088.8) Авторы изобретения В. Я, Пыхтии, А. Н. Василевский, В. Г. Веселовский, А. С. Самарский и P. С. Мойса

Заявитель

УСТРОЙСТВО ДЛЯ УМНОЖЕНИЯ ДЕСЯТИЧНЫХ ЧИСЕЛ

Известны устройства умножения, оперирующие с полноразрядными десятичными числами. В известных устройствах сложным для реализации является десятичное умножение, если применяются методы ускорения этой операции, использующие кратные множимого.

Целью изобретения является экономия оборудования.

Предлагаемое устройство отличается от известных тем, что десятичное умножение выполняется путем прибавления кратных множимого — удвоенного и (или) упятеренпого — без их предварительной заготовки, а лишь введением специальных коррекций IIðII сложении. При таком построении схемы устройства не требуются специальные регистры для хранения кратных множимого.

Сущность изобретения заключается в том, что один вход схемы формирования сигнала двоичного сложения тетрад соединен с шиной сигнала двоичного сложения, другой ее вход соединен с выходом первой схемы «НЕ», с первым входом схемы формирования сигнала двоичного сложения тетрад со сдвигом влево на один разряд и с входом схемы формирования сигнала двоичного сложения тетрад со сдвигом влево на три разряда; третий вход схемы формирования сигнала двоичного сложения тетрад соединен со вторым входом схемы формирования сигнала двоичного сложения тетрад со сдвигом влево на один разряд, с одним входом схемы анализа тетрад и выходом регистра множимого; выход схе5 мы формирования сигнала двоичного сложения тетрад подключен к первому входу накапливающего сумматора частичных произведений, второй вход которого связан с выходом схемы формирования сигнала двоичного

10 сложения тетрад со сдвигом влево на один разряд, третий вход которой соединен с шиной сигнала двоичного сложения со сдвигом влево IIa одип разряд и с первыми входами первой, второй и третьей схем «И», вторые

15 входы которых и первые входы четвертой пятой, шестой, седьмой и восьмой схем «И» и вход первой схемы «НЕ» подключены к шине сигнала формирования коррекции; третьи входы первой и второй схем «И» подключе20 ны к одному из выходов схемы анализа тетрад, другой выход которой соединен с четвертым входом первой схемы «И» и вторым входом шестой схемы «И», третий выход схемы анализа тетрад подсоединен к четвертому

25 входу второй схемы «И» и к третьему входу третьей схемы «И», выходы первой и второй схем «И» соединены со входами первой схемы «ИЛИ», выход которой подключен к третьему входу накапливающего сумматора ча30 стичных произведений, четвертый вход кото390525

Необходимые действия

Ko Y

Цифра множителя сложение с упятереиHbIM множимым сложение с удвоенным множимым сложениее

10 пп.

2

4

6

8

10 иет нет нет иет нет да да да да да иет да иет да иет нет да иет да иет нет иет да да да 2 раза иет нет да да да 2 раза

20 рого подсоединен к выходу схемы формирован|ия оигнала двоичного сложения тетрад со сдвигом влево на три разряда, второй вход которой подключен к шине регистра множимого предшествующей тетрады, и третий вход соединен со вторыми входами пятой, седьмой и восьмой схем «И», со входом второй схемы

«НЕ» и с шиной сигнала двоичного сложения со сдвигом влево на три разряда; второй вход четвертой схемы «И» и третий вход пятой схемы «И» подключены к четвертому выходу схемы анализа тетрад, пятый выход которой подсоединен к четвертому входу пятой схемы

«И»; выход последней соединен с первым входом второй схемы «ИЛИ», второй, третий и четвертый входы которой подсоединены соответственно к выходам третьей. четвертой и шестой схем «И»; выход второй схемы «ИЛИ» подключен к пятому входу накапливающего сумматора частичных произведений, шестой вход которого соединен с выходом восьмой схемы «И»; выход второй схемы «НЕ» соединен с третьими входами четвертой и шестой схем «И», четвертые входы третьей и шестой схем «И» подключены к шестому выходу схемы анализа тетрад, седьмой выход которой соединен с третьими входами седьмой и восьмой схем «И»; восьмой выход схемы анализа тетрад соединен с четвертым входом восьмой схемы «И», девятый выход схемы анализа тетрад подключен к четвертому входу седьмой схемы «И», выход которой соединен с седьмым входом накапливающего сумматора частичных произведений, выход последнего подключен к другому входу схемы анализа тетр ад.

На чертеже представлена схема устройства на одну тетраду.

Устройство содержит накапливающий сумматор 1 частичных произведений, регистр множимого 2, схему 8 ааннааллиизза а ттееттрраадд, шину4 сигнала двоичного сложения, шину 5 сигнала двоичного сложения со сдвигом влево на один разряд, шину б сигнала двоичного сложения со сдвигом влево на три разряда, шину 7 сигнала формирования коррекции, схему

8 формирования сигнала двоичного сложения тетрад, схему 9 формирования сигнала двоичного сложения тетрад со сдвигом влево на один разряд, схему 10 формирования сигнала двоичного сложения тетрад со сдвигом влево на три разряда, схему «ИЛИ» 11 формирования коррекции на «6», схему «И» 12 формирования коррекции на «5», схему

«ИЛИ» 18 формирования коррекции на «12», схему «И» 14 формирования коррекции на

«11», схемы «НЕ» 15 и 1б (инверторы коррекции), схемы «И» 17 — 22, шину 28 регистра множимого предшествующей тетрады.

Схемы и блоки коррекции служат для формирования правильной десятичной суммы после двоичного сложения.

Умножение в устройстве выполняется последовательно на каждую цифру множителя.

Для сокращения числа действий на одну циф25

65 ру используется прибавление кратных м IOжимого к промежуточному произведению: сложение с удвоенным и с упятеренным множимым. В таблице приведено число действий на каждую цифру множителя.

Из этой таблицы видно, что на одну цифру множителя в среднем производится 1,7 действий.

При умножении двух десятичных чисел анализируется очередная цифра множителя и в соответствии с таблицей вырабатывается определенная последовательность десятичных действий: сложения, сложения с удвоенным множимым и сложения с упятеренным множимым. Алгоритм десятичного сложения известен. В устройстве он выполняется следующим образом.

По шине 4 сигнала двоичного сложения подается сигнал на схему 8 формирования сигнала двоичного сложения тетрад и производится полное двоичное сложение содержимого накапливающего сумматора 1 с содержимым,регистра множимого 2. Через интврвал времени, достаточный для распространения переносов и установления суммы, формируется сигнал коррекции на шине 7. Этот сигнал через инвертор коррекции 15 прекращает двоичное сложение и разрешает формирование коррекции на «6» на одной из схем «И» 17 или 18 формирования коррекции на «6». На схеме 17 выходной сигнал формируется в том случае, когда значение тетрады в накапливающем сумматоре 1 частичных произведений после сложения получилось больше «9», а на схеме 18 выходной сигнал формируется, если был зафиксирован перенос из данной тетрады. При наличии любого из сигналов на выходах схем «И» 17 или 18 на выходе схемы

«ИЛИ» 11 формируется код «0110», поступающий на вход тетрады накапливающего сумматора и складывается по правилам двоичной арифметики с его содержимым. После установления суммы сигналы сложения и коррекции снимаются с соответствующих шин 4 и 7.

Для сложения частичного произведения с упятеренным множимым используется следу390525

60

65 ющая закономерность: двоичные разряды 8, 4, 4 к-й тетрады множимого складываются с разрядами 4, 2, 1 (к — 1)-й тетрады частичного произведения по правилам двоичной арифметики: разряд 1 к-й тетрады указывает, нужно ли прибавлять код «5» в эту тетраду, и это учитывается при коррекции сложения.

Правила коррекции суммы после двоичного сложения таковы: тетрада, где сумма получилась больше «9» и разряд 1 тетрады множимого равен нулю, корректируется на «6»; тетрада, в которой разряд тетрады множимого равен «1», корректируется на «5», если сумма получилась меньше пяти, или корректируется на «11», если сумма получилась больше пяти.

Для сложения с упятеренным множимым по шине б сложения со сдвигом влево на три разряда подается сигнал на схему 10 сложения тетрад со сдвигом влево на три разряда, которая пропускает содержимое регистра множимого 2 на накапливающий сумматор 1 частичных произведений таким образом, что

8, 4, 2 разряды (к — 1)-й тетрады поступают по шине 28 младшей тетрады в 4, 2, 1 разряды к-й тетрады, и организует полное двоичное сложение вышеуказанных тетрад в накапливающем сумматоре.

Сигнал по шине сложения б поступает также на схемы коррекции па «5» — 12, на «11»вЂ”

14, на схему «И» 21 и на схему «НЕ» 1б, выход которой блокирует коррекцию на «6» на схемах «И» 17 и 18. После установления суммы подается сигнал по шине 7 сигнала формирования коррекции, который блокирует сложение на схеме 10 и разрешает формирование коррекции на схемах 14, 12 и 21. На схеме 21 выходной сигнал формируется в том случае, когда первый раз ряд тетрады множимого равен «О» и получившееся значение тетрады на,капли вающего сумматора после сложения больше «9». Выход схемы 21 соединен со схемой «ИЛИ» 11, формирующей сигнал коррекции на «6». На схеме «И» 12 выходной сигнал образуется в том случае, когда первый разряд тетрады множимого равен «1» и получившееся значение тетрады накапливающего сумматора после сложения меньше «5». Выходной сигнал схемы 12 в виде кода «0101» поступает на вход тетрады сумматора 1 и складывается с его содержимым по правилам двоичной арифметики.

На схеме 14 выходной сигнал вырабатывается в том случае, когда первый разряд тетрады множимого равен «1» и получившееся значение тетрады сумматора 1 после сложения больше или равно «5». Выходной сигнал в виде кода «1011» поступает на вход тетрады сумматора и складывается с его содержимым по правилам двоичной арифметики. После установления суммы при коррекции сигналы сложения с упятеренным множимым и коррекции по шинам б и 7 снимаются.

Для сложения частичного произведения с удвоенным множимым используется закономерность: двоичные разряды 8, 4, 2, 1 к-й тетрады множимого складываются с разрядом 1 (к — 1)-й тетрады и с разрядами 8, 4, 2 к-й тетады частичного произведения по правилам двоичной аррифметики, тем самым осуществляется сложение со сдвигом на один разряд влево.

Правила коррекции суммы после двоичного сложения таковы: — тетрада, где сумма получилась больше или,равной «4», и тетрада множпмого больше или равной «8», корректируется на «12»; — тетрада, где сумма получилась больпли равной «4» и при двоичном сложении был зафиксирован перенос, корректируется на «12»; — тетрада, где сумма получалась больше «9», корректируется на «6»; — тетрада, где сумма, получилась меньше

«4» и при двоичном сложении был зафиксирован перенос, корректируется на «6»; — тетрада, где сумма получилась меньше

«4», и тетрада множимого больше пли равна 8, корректируется на «6».

Для сложения с удвоенным множимым по шине 5 сложения со сдвигом на один разряд влево подается сигнал на схему 9 формирования сигнала двоичного сложения тетрад со сдвигом влево на один разряд. Формируется сигнал полного двоичного сложения таким образом, что разряды 8, 4, 2, 1 к-й тетрады множимого складываются с разрядом 1 (к — 1) -й тетрады и с,разрядами 8, 4, 2 к-й тетрады накапливающего сумматора 1. Этот же сигнал поступает на схему «И» 22 формирования коррекции на «б» и на схемы «И»

19 и 20 формирования коррекции на «12».

После установления суммы подается сигнал коррекции по шине 7, который блокирует сложение,с удвоенным множимым и .разрешает формирование коррекции на схемах

«И» 17 — 20, 22. На схеме 17 выходной сигнал образуется в том случае, когда получившееся значение тетрады накопительного сумматора после сложения больше «9». На схеме 18 выходной cIII HBJI формируется B том случае, когда при сложении с удвоенным .множимым был зафиксирован перенос и получившееся значение тстрады накопительного сумматора меньше «4». На схеме 22 выходной сигнал образуется в том случае, когда получившееся значение тетрады накопительного сумматора

1 после сложения с удвоенным множимым меньше «4», а тетрада множимого больше или равна «8».

С выходов схем 17, 18 и 22 сигналы через схему 11 в виде кода «0110» поступают на вход cум м а тора 1.

На схеме совпадения 19 выходной сигнал появляется в том случае, когда знач ние тетрады сумматора 1 после сложения с удвоенным множимым больше или равно «4», а со390525

10 ответствующая тетрада множимого больше или равна «8».

На схеме «И» 20 выходной сигнал формируется в том случае, когда при сложении с удвоенным множимым был зафиксирован перенос из соответствующей тетрады накопительного сумматора 1 и его значение больше или равно «4».

С выходов схем 19, 20 сигналы через схему

«ИЛИ» 18 в виде кода «1100» поступают на вход тетрады сумматора 1, где производится обычное сложение с его содержимым. После установления суммы при коррекции сигнал сложения со сдвигом на один разряд влево и сигналы коррекции снимаются с шин 5 и 7.

Предмет изобретения

Устройство для умножения десятичных чпсел, содержащее накапливающий сумматор частичных произведений, регистр множимого, схему анализа тетрад, схему формирования сигнала двоичного сложения тетрад, схему формирования сигнала двоичного сложения тетрад со сдвигом влево на один разряд, схему формирования сигнала двоичного сложения тетрад со сдвигом влево на три разряда, схемы формирования коррекции на пять, на шесть, на одиннадцать и на двенадцать, выполненные на логических элементах

«И», «ИЛИ», «НЕ», отличающееся тем, что, с целью экономии оборудования, один вход схемы формирования сигнала двоичного сложения тетрад соединен с,шиной сигнала дво ичного сложения, другой ее вход соединен с выходом первой схемы «НЕ», с первым входом схемы формирования сигнала двоичного сложения тетрад со сдвигом влево на один разряд и с первым входом схемы формирования сигнала двоичного сложения тетрад со сдвигом влево на три разряда; третий вход схемы формирования сигнала двоп шого сложения тетрад соединен со вторым входом схемы формирования сигнала двоичного сложения тетрад со сдвигом влево на один разряд, с одним входом схемы анализа тетрад и выходом регистра множимого; выход схемы формирования сигнала двоичного сложения тетрад подключен к первому входу накапливающего сумматора частичных произведений, второй вход которого связан с выходом схемы формирования сигнала двоичного сложения тетрад со сдвигом влево на один разряд, третий вход которой соединен с шиной сигнала двоичного сложения со сдвигом

50 влево на один разряд и с первыми входами первой, второй и третьей схем «И», вторые входы которых и первые входы четвертой, пятой, шестой, седьмой и восьмой схем «И» и вход первой схемы «НЕ» подключены к шине сигнала формирования коррекции; третьи входы первой и второй схем «И» подключены к одному из выходов схемы анализа тетрад, другой выход которой соединен с четвертым входом первой схемы «И» и вторым входом шестой схемы «И», третий выход схемы анализа тетрад подсоединен к четвертому входу второй схемы «И» и к третьему входу третьей схемы «И»; выходы первой и второй схем «И» соединены со входами первой схемы «ИЛИ», выход которой подключен к третьему входу накапливающего сумматора частичных произведений, четвертый вход которого подсоединен к выходу схемы формирования сигнала двоичного сложения тетрад со сдвигом влево на три разряда, второй вход которой подключен к шине регистра множимого предшествующей тетрады, а третий вход соединен со вторыми входами пятой, седьмой и восьмой схем «И», со входом второй схемы

«НЕ» и с шиной сигнала двоичного сложения со сдвигом влево на три разряда; второй вход четвертой схемы «И» и третий вход пятой схемы «И» подключены к четвертому выходу схемы анализа тетрад, пятый выход которой подсоединен к четвертому входу пятой схемы

«И»; выход последней соединен с первым входом второй схемы «ИЛИ», второй, третий и четвертый входы которой подсоединены соответственно к выходам третьей, четвертой и шестой схем «И»; выход второй схемы

«ИЛИ» подключен к пятому входу накапливающего сумматора частичных произведений, шестой вход которого соединен с выходом восьмой схемы «И»; выход второй схемы

«НЕ» соединен с третьими входами четвертой и шестой схем «И», четвертые входы третьей и шестой схем «И» подключены к шестому выходу схемы анализа тетрад, седьмой выход которой соединен с третьими входами седьмой и восьмой схем «И»; восьмой выход схемы анализа тетрад соединсн с четвертым входом восьмой схемы «И», девятый выход схемы анализа тетрад подключен к четвертому входу седьмой схемы «И», выход которой соедипеH с седьмым входом накапливающего сумматора частичных произведений, выход последнего подключен к другому входу схемы анализа тетрад.

390525

Составитель А. Жеренов

Техред Т. Курилко Корректор Т. Добровольская

Редактор Б. Нанкина

Типография, пр. Сапунова, 2

Заказ 3302!7 Изд. № 1738 Тираж 647 Подписное

ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий

Москва, Ж-35, Раушская наб., д. 475