Устройство выдержки времени

 

Союз Советских

Социвпистических

Респубпик

Н АВТОРСКОМУ СВЙДБТЕЛЬСТВУ

Зависимое от авт. свидетельства ¹â€”

Л 1, KË. Н 01Ь 47/18

11 03I . 17/28

i Заявлено 24.11.1971 (№ 1627834/26-9) с присоединением заявки №вЂ”

Государственный камаев

Совета Министров СССР йо делам изобретений и открытий Приоритет—

| Опубликовано 27.И1.1973. Бюллетень № 32 ! Дата опубликования описания 23.Х1.1973

УДУ, 621.318,з62.7."

621.374.5 (О88.8) Авторы изобретения

А,. В. Хецуриани, А. В. Степанов и Т. Л. Джавахищвили

Институт горной механики им. Г. А. Цулукидзе

Заявитель

УСТРОИСТВО ВЪ|ДЕР)ККИ ВРЕМЕНИ

Изобретение относится к импульсной технике и может использоваться в аппаратуре различного назначения.

Известно устройство выдержки времени, содержащее входной ключевой каскад, выполненный по схеме Дарлингтона на двух р — п — р-транзисторах, коллекторы которых через резисторы подсоединены к отрицательному полюсу источника питания, выходной пороговый каскад на р — n — p-транзисторе, включенном по схеме с общим эмиттером, к базе которого подсоединена RC-цепь, общая точка соединения резистора и конденсатора которой подсоединена через полупроводниковый диод, включенный в прямой полярност» для тока заряда времязадающего конденсатора, к коллектору выходного транзистора схемы Дарлингтона. Однако такое устройство обладает большим временем восстановления»»e дает задержки исчезновения сигнала.

Цель изобретения — задержка исчезновения сигнала и уменьшение времени восстановления устройства выдержки времени.

Для этого в предлагаемом устройстве между коллектором и эмиттером входного транзистора схемы Дарлингтона подключен конденсатор.

11а фиг. 1 представлена принципиальная электрическая схема предлагаемого устрой2 ства; на фиг. 2 — диа-рамма ьходногс и выходного напряжений.

Входной каскад выполнен по схеме Дарлингтона на транзисторах 1 и 2, коллекторы которых через резисторы ч и 4 подключены к отрицательному полюсу источника питания. Выходной пороговый каска,, выполнен на транзисторе 5 па c åìå с общ» эмиттером. 1 базе транзистора 5 подключена

1п RC-цепь, состоящая т--з резистора и и конденсатора 7. Точка соединения резистора 5 и конденсатора 7 подключена к коллектору транзистора 2 через диод 8. Между коллектором и эмиттером тганзисгора 1 включен конденсатор 9. Устройство содержит также резисторы 10 — 12. Входом устройства являются клеммы 18, и выходом — клеммы 14.

В исходном состоянии транзисторы 1 и 2 закрыты, транзистор 5 открыт. конденсаторы

2о 7 и 9 заряжены. При появле. »» с;»гнала J„. на входных клеммах 18 открываются транзисторы 1 и 2, конденсатор 9 разряжается через транзистор 1, начинается разряд конденсатора 7 через резистор 5 » базу тран26 зистора 5. Резистор 5 подобран аким образом, что время разряда конденсатора 7 через него равно f, (фиг. 2). После окончания заряда конденсатора 7 закрывается транзистор 5, появляется сигнал U„.,. на выходЗО ных клеммах 14. После окончания сигна392562

Предмет изобретения

Составитель Ю. Еркин

Редактор Е. Караулова Техред Л. Богданова Корректоры: Л. Орлова и М. Лейзермаи

Заказ 5486 Изд № 1792 Тираж 780 Подписное

ЦНИИПИ Государствеииого комитета Совета Министров СССР по делам изобретений и открытий

Москва, Я-35, Раушская иаб., д. 4/5

Загорская типография

3 ла U, транзистор 1 закрывается, а транзистор 2 остается открытым за счет тока заряда конденсатора 9. Резистор 8 подобран таким образом, что время заряда конденсатора 9 через него равно 1з.

После заряда конденсатора 9 схема возвращается в исходное состояние.

Устройство выдержки времени, содержащее входной ключевой каскад, выполненный по схеме Дарлингтона на двух р — и — р-транзисторах, коллек-.оры которых через резисторы подсоединены к отрицательному полюсу источника питания, выход,гз.1 пороговый каскад на р — и — р-транзисторе, включенном по схеме с общим эмиттером, к базе которого подсоединена С-цепь, общая точка соеди5 нения резистора и конденсатора которой подсоединена через полупроводниковый диод, включенный в прямой полярности для тока заряда времязадающего конденсатора, к коллектору выходного транзистора схемы Дар1О липгтона, отлича ощееся тем, что, с целью задержки исчезновения сигнала и уменьшения времени восстановления, между коллектором и эмиттером входного транзистора схем ы Д а р л ин гтоп а подклю ч =. и конденсатор.