Устройство для защиты памяти

 

011 435565

ОПИСАНИЕ

ИЗОБРЕТЕ Н ИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Соввтсккх

Соцкалкстимеских

Реслублкк (61) Зависимое от авт. свидетельства (22) Заявлено 02.03.73 (21) 1890258/18-24 с присоединением заявки ¹ (32) Приоритет

Опубликовано 05,07.74. Бюллетень № 25

Дата опубликования описания 14.11.74 (51) М. Кл. G 1lc 29/00

Государственный комитет

Совета Министров СССР по делам иэооретеннй и открытий (53) УДК 681.327.17 (088.8) (72) Автор изобретения

С. В. Назаров (71) Заявитель (54) УСТРОЙСТВО ДЛЯ ЗАЩИТЫ ПАМЯТИ

Настоящее изобретение .относится к области запоминающих устройств.

Известно устройство для защиты памяти, содержащее входные схемы «И», выходы которых подключены ко входам регистра маски, дешифратор, входы которого подсоединены к старшим разрядам регистра адреса, а выходы — ко входам схемы «ИЛИ вЂ” НЕ».

Недостатком известного устройства является невысокое быстродействие.

Описываемое устройство отл ичается от известного тем, что дешифратор содержит дополнительные входы по количеству защищаемых блоков памяти, которые подключены к выходам регистра маски.

Указанные отличия позволяют повысить быстродействие устройства.

На чертеже изображена функциональная схема устройства для защиты памяти.

Устройство для защиты памяти содержит входные схемы «И» 1, через которые заносится код маски в регистр маски 2, дешифратор

3, имеющий входы 4 по количеству старших разрядов кода адреса, подключенные к выходам старших разрядов регистра адреса 5, использующиеся для определения принадлежности к определенному блоку памяти, и дополнительные входы 6 по количеству защищаемых блоков памяти, подключенные к выходам регистра маски, выходы дешифратора объединяются схемой «ИЛИ вЂ” НЕ» 7, на выходе которой формируется сигнал нарушения границ памяти для данной программы.

5 Устройство для защиты памяти работает следующим образом.

Перед выполнением некоторой программы через входные схемы «И» 1 в регистр 2 заносится код, формируемый супервизором (мо10 нитором). Этот код определяет разрешенные для данной программы блоки памяти Сигналы триггеров регистра маски 2, которые соответствуют доступным для программы блокам памяти, поступают на дополнительные входы

15 6 дешифратора 3 и подготавливают к работе те его выходы, на которых возможно появление сигналов (которые соогветствуют номерам доступных блоков памяти). Код старших разрядов адреса, по которому идет обращение

20 к памяти, поступает на основные входы 4 дешифратора 3. Если при этом должен возбудиться выход дешифратора, соответствующий запрещенному блоку, то сигнала на этом выходе дешифратора не будет, так ках этот вы25 ход не подготовлен к работе кодом, поступившим на дополнительные входы дешифратора

6 от регистра маски 2. В этом случае на выходе схемы «ИЛИ вЂ” НЕ» 7 появится сигнал прерывания, сигнализирующий о недопусти30 мом обращении к памяти.

435565

Предмет изобретения

Составитель В. Рудаков

Редактор Г. Кузьмина Техред О. Вешкина Корректор T. Добровольская

Заказ 3101/17 Изд. № 992 Тираж 591 Подписное

ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий

Москва, K-35, Раушская наб., д. 4!5

Типография, пр. Сапунова, 2

Устройство для защиты памяти, содержащее входные схемы «И», выходы которых подключены ко входам регистра маски, дешифратор, входы которого подсоединены к старшим разрядам регистра адреса, а выходы — ко входам схемы «ИЛИ вЂ” НЕ», о т л ич а ю щ е е с я тем, что, с целью повышения быстродействия устройства, дешифратор содержит дополнительные входы по количеству

5 защищаемых блоков памяти, которые подключены к выходам регистра маски.