Цифровой вероятностный фильтр

 

4воов

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социалистических

Республик (61) Дополнительное к авт. свид-ву ,(22) Заявлено 03.05.73 (21) 1913932/18-24 с присоединением заявки № (51) М. Кл. G 061 15/36

Совета Министров СССР по делам изобретений и открытий (53) УДК 681.333(088.8) Опубликовано 05.08.75. Бюллетень № 29

Дата опубликования описания 28.11.75 (72) Автор изобретения

В. С. Гладкий

Морской гидрофизический институт АН Украинской ССР (71) Заявитель (54) ЦИФРОВОЙ ВЕРОЯТНОСТНЫЙ ФИЛЪТР

Государстве b>É комитет (23

23) Приоритет

Изобретение относится к вычислительной технике и может быть использовано для дискретной фильтрации непрерывного сигнала, при спектральной обработке данных, в измерительных системах для измерения или компенсации частотных свойств системы.

Известные устройства аналогичного назначения, в основу которых положены аналоговые или цифровые вычислительные методы, обладают либо узким частотным диапазоном обрабатываемых сигналов, либо значительными габаритами и стоимостью.

В предлагаемом устройстве указанные недостатки устранены за счет применения блоков вероятностного округления чисел,.матричного умножения и регистра динамической памяти. В целом устройство является аппаратурным аналогом параллельной формы ре курсивного фильтра с параметрами Р и у, где: ус — постоянные коэффициенты числителя элементарных дробей в разложении передаточной функции фильтра;

Pi — постоянные коэффициенты знаменателя элементарных дробей этого разложения;

ij=1, 2, ..., и. Число т определяет интервал усреднения чисел исходного ряда Х(), состоящего из N членов. Числа выходного ряда Х к(t) представляют собой высокочастотную составляющую исходного, процесса X(t), вид которой зависит от параметра m.

На чертеже представлена функциональная схема вероятностного цифрового фильтра.

В состав фильтра входят блоки постоянных запоминающих устройств 1, 2 со схемами вы5 борки коэффициентов р и у, приемные регистры 3 — 7, блоки вероятностного округления

8 — 11, вероятностные матричные умножители

12, 13, многоразрядный сдвиговый регистр 14 динамической памяти, сумматоры 15, 16 nato раллельного типа. Блок управления фильтра содержит генератор тактовых импульсов 17, делители числа импульсов 18, 19, соответственно на т и N, триггеры 20, 21, элементы

«И» 22, 23. В состав фильтра входят блоки

15 двухвходовых элементов «И» 24 — 32, Выходы

33 — 37 блока управления подключены к одноименным входам фильтра.

Работает фильтр так.

Числа входного ряда заводятся в регистр 5, 20 после чего считываются в сумматор 15. Из блока постоянного запоминающего устройства 1 считывается в регистр 2 первое значение коэффициента Р,.

После округления в блоках вероятностного

25 округления 8 и 9 числа умножаются в,вероятностном матричном умцожители .12 и алгебраически вычитаются из содержимого сумматора 15. Результат затем считывается в многоразрядный сдвиго вый регистр 14 и ре30 гистр 6. В следующсм цикле указанный ре480081

J7

Составитель А, Киселев

Текред М. Семенов

Корректоры: В. Петрова и О. Данишева

Редактор Н. Вирко

Заказ 2914/10 Изд. № 933 Тираж б79 Подписное

ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий

Москва, К-35, Раушская наб., д. 4/5

Типография, пр. Сапунова, 2 зультат аналогично псрсмножастся в вероятностном матричном умножителе 13 с коэ ффициентом у1 — результат заносится iB сумматор

16. В это время Р2 перемножается со вторым числом из много разрядного сдвигового регистра 14. После т указанных циклов из сумматора 16 считывается первое число выходного ряда Х" (t) и одновременно заносится для обработки второе число ряда X(t).

При использовании в фильтре элементов с верхней частотой переключения f,x,=1 мгц пропускная способность /„„к-,/mN устройства равна 1/тЛ .

Предмет изобретения

Цифровой вероятностный фильтр, содержащий блок управления, два вероятностных матричных умножителя, выход первого из которых соединен со входом вычитания первого сумматора, вход второго — со входом сложения второго сумматора, а к первому входу каждого вероятностного матричного умножителя подключены .последовательно соединенные блоки вероятностного округления, разрядных двухвходовых элементов «И», регистр, постоянное запоминающее устройство, а ко второму входу каждого вероятно стного матричного умножителя подключены последовательно соединенные блоки вероятностного ок5 ругления, разрядных элементов «И», регистр, отличающийся тем, что, с целью экономии оборудования, вход сложения первого сумматора через дополнительно введенные соединенные последователь но первый блок

10 двухвходовых элементов «И», регистр и второй блок двухвходовых элементов «И» .подключен ко,входу фильтра, выход первого сумматора через введенные третий и четвертый блоки двухвходовых элементов «И» соединен, 15 соопветст венно, с регистром второго и через введенные многоразрядный регистр сдвига с регистром первого вероятностных умножителей, причем выход второго сумматора через дополнительно введенный пятый блок двух20 входовых элементов «И» соединен с выходом фильтра, а вторые входы блоков двухвходовых элементов «И», цепи сдвига многоразрядного регистра сдвига и сброса первого сумматора, входы постоянных за поминающих

25 устройств подключены к блоку управления,