Устройство для сопряжения электронной вычислительной машины с объектом контроля
595720
fc>шилов связи с 00 ьсктом у устройства соиряж Hfiil. I Ipli 00 fbillOI>i >flic 7е KBEIB 70в иый 1 сдостагок особенно ощутим и приводит к тому, гго oobcì аш1аратуры B устройстве сои17яжсния с 00 ьсктом iia>>1и>01 О fipcnûfnac 1 всл11 и1н5 аппарат Ibl. затрат Во все: оста ibиых устройствах систс Ibl контроля, у-1астзующих в функциональном контроле обьскта, в 1 Ом числе и В исиольз>> еъlон в сс составс
3 ВМ.
11рсдлагасмос устройство сопряжения с обьсктом в Biia>i»icJii iiOii cT< ncии устраняет данный и досl àòîê устройства — прото ги1:а.
LlcJibi0 изобретения является 3 прощение устройства. 11оставлсниая цель досп1гастся тем, что в, стройство введены деш1ьфратор и второй комм3Talîð, à B каждьш K llaJI элс>>1C1iT l I — I-IL, причем Bbi (Og ncpnoro 1(0:>1:>13 7 итера соед1шен со вторым входом cëc,lf>1 сравнения, выход которой связан с IfcpBbi.;i в,одом элсмшгга 11- — IIL> второй в; од которого сосдиисll со вторым выходом регистра
3iipaB7clinH, а выход — с первым1i входами рс IicTpa результата и второго коммутатора, вторые входы которых и первый вход дсшифратора соединены с выходом блока сшгхро1шзации, второй вход дсшифратора сосдииси с ьы одом регистра да1шы, выходы регистра результата соедш1сны через дешифратор и второй комм3"гатор с выходами устроиства.
J,аш ая цель достигается таким иостроеш1см устройства, при котором срав сш1с входных ll выходных H01 спцпалов 00 ьскта с гpaиицахш областей «1» ii «О» осущ cTB;15lcò я с помощью одной и той жс схемы сравнения в каждом канале связи с объектом. Дополнительное сокращение аппаратуры обссис-innaе1ся за счет того, что функции логического анализа реакции объекта переданы процсссору, а само 3 стройство обсспе швает лишь оирсделешгс логических значений cni liaJioB Iia каналах и факта отклонения потенциалов иа каналах за границы областей «1» и «О»,:1рии,м определение логи>1сск11: зна:сний вы: одш1х сигналов ооъскта и задание c:>Ió входных сш палов Opl апизовапы как последоватсльиоиараллсльныс процедуры.
Сущность изобретения поясняется чертежом, на котором представлена (р3икциональ1шя блок-схема устройства.
Устройство содержит каналы 1 связи с ооъектом контроля, регистр 2 управления, триггср 3 управления, триггер 4 данных, форм«роватсль 5, коммутпр31ощий элемент 6> схему сравнения 7, элемент И вЂ” НЕ 8, блок 9 синхронизации, регистр 10 данных, генератор 11 базовых сигналов, коммутатор 12> pci 1стр 13 рс.зультатов, дешифратор 14, комму7ч11ор l5, в.;оды — ьы;оды 16 устройства.
В состав устройства входит регистр 2 управления каналами, и оборудоваш1с каналов, которое включает следующие элементы, индивидуальные для каждого канала: триггер управления 3, который служит для запоминания бита д иных, определяющего функцшо
1О
1" .) э1)
2> ."
50 д>5
60 бб канала ь процсссе контроля объекта («1»вЂ” ка:(ал служит для воздействия на вход объекта, «О» — д,1я опроса состояния выхода объс«Ta); тршэгср данных 4, предназначснный для nano»nnaния логи>1сского значения сигнала, п1711кладывасмого ко входу объекта контроля; формирователь 5, обеспечивающий подачу ffa капал иотсиц11ала «1» или «О» в независимости GT состояния триггера данных 4, коммутирующий элемент б, который служит для отключения выхода формирователя 5 от канала Iipli состоянии «1» триггера управления 3 (т. с. в том случае, когда канал подкл1очеи к выходу объекта контроля); схему 7 сравис 1ия сигналов на канале с границами областей потенциалов, установленными для логи 1сски х з:1ачений «1» и «О» на выходах объекта контроля; элемент И вЂ” НЕ, предназиа lcHHblli для передачи выходного сигнала схемы 7 в другис блоки устройства; блок синхроиизац1ш 9, регистр данных 10, включающий счетчик адресов блоков каналов и буферный информационный регистр для передачи данны в блоки каналов; генератор базовых сигналов 11, который задает опорные уровни напряжений формирователям 5, определяющие сигналы «1» и «О» па входах объекта контроля, и эталонные уровни напряжений схс;»alI сравнения 7, представляющие собой границы областей потенциалов, воспринимаемых как сигналы «1» и «0» на выходах объекта; первьш коммутатор 12, с помощь10 которого обеспечивается подключение ко входам схем сравнения 7 одного или другого выхода генератора 11; регистр результатов 13, предназначенный для запоминания результатов сравнения, выполняемого схемами 7; дешифратор
14, который фиксирует отк;1оиение потенциалов на каналах за пределы допустимых для сигналов «1» и «0» областей; второй коммутатор 15, с помощью которого производится передача в процессор системы контроля либО состояния регистра резульгатов 13, либо 10ги(сс1>п1х зиа Icnnn выходных сигналов объекта контроля, получаемых на вы:одах схем сравнения 7. Для обеспечения связи устройства с процессором системы контроля входы и выходы блока синхронизации 9, входы регистра данны: 10, выходы дешифратора 14 и второго коммутатора 15 соединены с внешними входами и выходами 1б устройства.
Связи перс illc;IpnHbl. выше блоков устройства с. канала ми унифицированы и осуществляются с помощью системы шин. Выходы блока синхронизации 9 представляют собой управляющие шины, предназначенные для передачи в блоки каналов сигналов разрешения
ffpnclla данных. Выходы регистра данных 10 являются адресными шипами, с помощью которых задается адрес участвующего в операции канала, и шинами выдачи данных в каналы. Входы рсгистра результата 13 являются шинами приема даннь1х из каналов. Выходы гcFicpaTopa базовых сигналов 11 и первого коммутатора 12 представляют собой шины
595720 опорных потенциалов формпроватслей 5 и схем сравнения 7 всех каналов.
В описываемом варианте устройства шины выдачи данны.; и шины прис.ля чянпых рассчитаны на параллельную передачу !шформации, имеющей формат, равный одному банту (восемь двоичных разрячов) и, таким ооразом, вкл!очают по восемь отлельнь(х лш;пй. В состав устройства может входить Тг блоков каналов связи, в зависимости от числя впс!иних выводов у объекта контроля, 1хян<ды(1 блок обеспечивает 8 каналов связи с объектом.
При этом для обмена даннымп с каждым каналом используется одна из шин выдачи, соответствующая этому каналу, и одна из шин приема. Информацион({ьш буфепньш ргистр, входящий в состав регистра члнт(b(x 10, и регистр результатов 13 име(от по воссмь р азп ядов.
Предлагаемое устпойство работяст слсд((ощим образом.
Программное упрявлсние устпойством при контроле цифровых объектов осушсств,чяется со стороны процессора системы контроля. Основными операциями устройства являются: — прием от процессора данных, OHðå pëÿ!ощих фхгнкции каждого канала, запомпнан;те этих данных в триггерах управления 3 и собственно комму)тат(ия ((спей в соответствии с этими данными. Эт3 опера({!{я прсдшествуст пропессх контрочя объекта т{ ттПГчт(азиа Ip»я для почкл оченпя с помощь(0 ком.,(vjl(r)v!0(I{!!х элементов 6 вь!ходов формирор,ятГ,Jr((5 к тех( каналам, которые связаны со вхо.член{{(объекта и их откл!Очения от те-., (<3F(310в. котопь!с связаны с выходами объекта: — прием пт ппоиессопя,чянн((х, оппелеля(оших логичсск!(е знячеттия вхочпв объекта в TpKvt)lpx{ тякте Гго контроля. зяпомт!Нани( их в трттггепях 4 и прт{ложепие ко входам объекта тотенпиалов. Соответствс.!О!1(!{ х 33,(лнным лоп !сским значениям R n IOR: — СраВНЕ(ПТС С ПО )ТО(цЬТО СХЕМ 7 Ст(ГНяЛОВ на выхолах объекта с границамтт onластеп
«1» и «О» для определения логических значсНИй ВЫХОДНЬТХ С((ГНЗЛОВ ОбЪЕКта R тЕКХгтт{Е((( таКтЕ КОнтПОЛЯ, ПЕПЕчЯЧЯ ЛОГ(ТЧЕСКИХ зкаЧЕНИй выходов объ(ктя в ппоцесспп, сигнализация процессоп об отклонении потенциалов на выходах объекта за пределы гпаниц областей
«1» и «О».
Для выпочнения любой из хказлннь(х операций процессор. через cooTRpjcTR ющие входы 16 задает блпт<х синхронизац({т{ 9 коч Ollp.рации и момент начала операции, Адрес
vHacrRyFo(ttpro в операции блока каналов либо задается ня входах стпойства, связанных с регистром 10. 1{ в начале опепа({ии принимается в счетчик адпеспв, R näÿùèé в этот регистр, либо обпаз ется пх тем увеличения на единицх состояния счетчика.
В операциях, предо сматривающих прис.( данных от процессора, эти данные задаются на входах устройства, связанных с тем же рсГ(cjрГ 1 10, )) " p ) 1)тгттс;и )! )1 "п)т(" )1 б,(cп этого и гистпя и пт 1 (ы . (! z; ш дnH(t(,1, оказываются дост ппымп;Тюбпм. блоку клнллпв.
В ОП(1(3 пllЯ ПГПСДя !!1 (3HH .)Тх в TITTOTIPCCO ",!
;(31(ш,!Г б;0«3 «;.! алов, в".брRH»nãn ); apccnit, х cj3HORчс! (ь(х(..3 ядпс ст!в(х шина;, пспсдаIОТСЯ ЧС ПС 3 . 1! (.!- ПТ)ТTГМ3 Да()НЬТХ П ВТОРО»
I<0 (.»тлтоп ;0 1(л срязчт(1!ь(Г с процсссоро л рьт. пч.,l . Гтр. :с-Rл В -)и гп(! х с д(1(1(1!клит!и
10 -; т n,(ппс Па(1! .» ) Гпс.!л 1" т 1111(в(« 113 эт(т RT)I .<п;11)(псt!!!cr ) в (я "т(я с В!)! и )пв пГr!(C jp 3 зт.t,)jnj3 13 тл« /«с чспсз кпхтм тлтор 15.
В Оп!Тсывлс".Ох; глг та(!тс х стр01(ствя сопря>«Г Пя С ОбЪС»<тПХ(КПНтПО, 1! Внутре(И(и» Oбмсl " ян" .1)тмп (H: ((сз )(ГстH!! C шин()!1 !т RHPHI нпй обмен ()(ср-3 вход()1 H Rh! rn÷(l 16) осхШЕСтВЛЯ тСЯ ПОСЛP TORЛтеч -НО -t(ЯРаЛЛC. ×hHO.
Fчпнп(тГй,чл(111(х. TI(npчлвяс лой ттаряллсчь1)п яр (я< ).ся и»)!) пап г
Пт?(1 т !!(тпч(тс )!!!1 пгспаттпй, р «птпр!!х х.(лствх .От ()..тпт<» !< ) ïP.чпт, 3", чл)!!H.т)1 б,чп«сслс! Н3 адпссных I!TH)H3 Этот àдпсс анализипуется :тс»пифпаторямт., R> .одяшпмп R состав регистра i прав чГ(1)(я ? все б™c! 8 ),, Рт(< (1 1 1(, ° Т «1 " (,п Г(1):)101)1 1(й г<1)1 (3 11 < ГТ(ХО Я(1)(("и 1-3 чПЧ, С Г . ()ч т(< т)(тя 7 ПЛ П)11 ))»т.т пппрмя )т;)1.1 (тх R О< . !Т(тг {(pm ч(.тятя 13 ГПЛВ;ТГТ(» С;(i!яг»ТТ 7 СТТ"IТЛ ЧП 1) (<лил,ЧЛХ jÐ!<(ТЦП".."-.H" ЧС и! ЕХ(Г Т Нл ТП ТТЛ ВТ)ТХОЧГ ТТС Т1гогп г<Р 1х"T3 j(r Я I? n,") 1)тстг чЯГТСЯ 1(Гг ПГпт трио ч (t(с т )тхппт((тзттпссстся с игт(3 Тчх(т(бчо 40 «я 9 Т (Ст". -тт,t".,ò" Пгт<)П ятт)»! t<ЛH Л RÏR 1(ПГ)<-Г б(ттт, в(т 1)л< TT Tn.т -т<0 < ппчвстГтв )птттт!хгтт (пг11;.) Гь)»1) -)) nn б ч<чт<ч тт<)< т )-гта г<ч()()t))(tt Hen((10)-тт< тп 2 ) ) г).«ч п(.т Tn(trrr nnn 3 ч 4 т)T. бп;) ттт(г(гп б.(0«ч т<я л пг Р" Ой(!(ч тт х с (пя(т "т .(в,чя45 ется пп(. < ччтттчттх т 3 п.-г(тстпя (0 R тп <ггсп(,( л (тпяр т(т(т)Я 3 Г(п)T "-ч0;(. е) т» R нг((njnnbll! тп((гг<)п 3 гтп)тт )1«< 3 PTrp «1 )) jn 1<0 1 <1) тт)п тО)ттlтп 3 чг =)(Г т 6 )точт: ч(пття Гт т< т, ч)(à чх) т)т)1 0 ч, (hnn t.tnnR3T«чя 5. сч(т п(тт)т(х(лстс({ «О», то 50 г(! -Оч *Опхгт г)г) ятГЯ 5 пк зт(влется njl<. 1!и))Гт)тт(я)г OT т яттn чл 11(!vrп т Ог(pт(лт(Hc!1 Ht - 1ястс,(п,(Г )1 1(3 г(гтт(тг 3 10,чпг(1)(Гст<)(х, тт;.)(ет(1!1! ТП;0)ТПВ nh rT «1». с (1(nn TT(nnRàjp,ò - 5 пс пс таст 1{л т:лнлл ттптГ» пт;.q «(° nт вече, ясх(1(й пч т та((T р(тходотт генерлтопя бл",оных с(!г{13 OR 11. Fc,÷è пПпн!!мает(я «О-.. Tn (((по;лт(ппвят,ч(, 5 (Трречает Н3 !<3 (л.". гтптстп 1(3.т «О- пп.т; тя("лый с ,чп гОГО г 1 и 13 г(и(n",Tnnл 11. Опредсч 1)«Г тоги тс Гктт зня т(ттттй в((хо т ых ст!гналов ппч с!<тл 1<птттпп,чя н (1(ппх(пповянпс псзультата сравнения поте,r.(T.3.3пв нл «3»а,чах ппопсходпт следт;Ощим образом. Oб.члстп 65 потенциа IOB, воспринимаемых как сигналы 595720 «1» и «О» на канала;, зага1отся двумя границами: ггижнсй грашщсй области «1» и верхнсй границей области «0». Сппta. на кя Я,ч< с IIITacòñÿ «1», сс,1и clo потенциал вьппс ппжпсй гранппь1 «1», и считается «О», сели он nn>r Оолястсп «1» и «О» ля,!я!Отся схГмл .л cD ar3псппя с выхо,ta псрвого коммутатора 12. Поп этом «ыходпой сигнал кл>кдой схемы 7 образуется B соответствии со слс,чуtotrrttr,r правилом: сслп потенциал канала вьппс потепцпа..fÿ выходя коммутатора 12, то выход схc fû 7 имс<т зпачсни< «1», в противном случае выхгд схемы 7 пмсст зпочснис «0». В и!11!Ялс оп< ропп п сравнения потепцияло« на Ka Ha, !л х Олок с Tft 11, которь1й зя,чает trit»
«1». Тяк кяк В Вь1бпяппоч блоке каналов Вход!я элсмснто« И вЂ” HF 8, связан!и..1Г с вьгходом регистра х прав,чспия 2. имс1от значение «1», выхочнь1Г Гпгноль1 схем 7 этого блока через элементы 8 поступают (в инвертированном Виче) па П1ины пг>иемл лягшых в регистр Dåзультатов 13. Выходной сигнал сп схемы 7 постчпает по соотвстст133югцсй это "1 Гхс 1Г пи!не пл B>:од соотв тст«3-гоп!его пязпччя пегпстDa результата T3 Пп Глс туtnftte;r - Гпгпо 1» блока синхро1п1зяпии 9 состоя!1»Г 1!t!»T ггппсх1я данных зап13сывается В триггспы разряд013 регистпа. Лолсе с TTO»OTTrr.to комммтятопя 12 на BxnJIhr схем спавненпя 7 по,чается потенциал с того выхо1л rvTrenalnna 11. T
