Устройство для контроля неисправностей интегральных схем

 

О П И С А Н И E,О1) 5285!7

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социалистических

Ресоублик (61) Дополнительное к авт. свид-ву (22) Заявлено 11.02.74 (21) 1995226, 21 (51) М. 1хл. G 01R 31/28

G 06F 15/46 с присоединением заявки №

Госу1тарственный комите1

Совета Министров СССР оо делам изобретений и открытий (23) Приоритет

Опмбликовано 15.09.76. Бюллетень ¹ 34 (53) 1ДК 621.317.799 (088.8) Дата опубликования описания 09.09.76 (72) Автор

II300P0T II IIII

Б. Г. Сергеев

Институт электронных управляющих машин (71) Заявитель (54) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ НЕИСПРАВНОСТЕЙ

ИНТЕГРАЛЪНЫХ СХЕМ

Изобретение относится к средствам контроля цифровы> объектов и может быть использовано для проверки правильности работы интегральных схем при контроле объектов, содержащих такие схемы, а также для моделирования (имитации) их чеисправиостей при подборе и проверке эффективности тестов цифровых объектов.

Известны устройства для контроля неисправностей интегральных схем, установленных в различных цифровых объектах (1, 2, 3 и 4).

Эти устройства обеспечивают контроль цифрового объекта поочередной проверкой входящих в его состав интегральных схем путем сравнения выходных сигналов контролируемой схемы и однотипной эталонной схемы, на входы которой прикладываются сигналы, снимаемые с входов контролируемой интегральной схемы объекта, при этом объект либо находится в режиме нормального функционирования, либо на его входы прикладываются контрольные сигналы от отдельного генератора тестов.

Недостатком известных устройств является ограниченность функций.

Наиболее близким по технической сущности является устройство для контроля неисправностей интегральных схем, содержащее эталонную схему, блок контактирования и связанныс с ним развязывающие усилители и дискриминаторы потенциалов, блок сравнения, входы которого связаны с дискриминаторами потенциалов, и соединенный с блоком

5 сравнения блок регистрации f5).

Недостатком этого устройства является невозможность его применения ири решении други.; задач, связанны.; с контролем цифровых объектов, в частности при подборе и иро10 13ерке качества тестов функциОналыlого контроля объектов.

С целью моделирования неисправностей иитсгра a»III I схем в него введены входные и выходные вентили, последовательно соеди15 нсиныс счетчик и дешифратор, причем входные вентили включены между выходами развязывающих усилителей и входом эталонной схемы, выходные вентили — между выходом эталонной схемы и входом блока сравнения.

20 выходы выходных вентилей связаны с блоком контактирования, а вторые входы входных и выходных вентилей подключены к выходу дсшифратора, выход счетчика соединен с блоком регистрации, который связан также свы25 ходами дискри;1инаторов IIOTcíöèàлов.

На чертеже представлена структурная электрическая схема предлагаемого устройства. строиство содержит Олок 1 контакти130вания, развязывающие усилители 2, дискрими30 наторы 3 потенциалов, входные вентили 4.

528517

20 2 5

50

Г5) эталош!ую схему 5, выходные вентили 6, блок

7 сравнения, счетчик 8, де(ни(ррятор 9 и олок

10 регистрации.

Прн помощи блока 1 oiiòàKòèðîâàíèÿ устройство подключается к внешним выводам интегральных схем объекта контроля нли сосдин5!стся .. монт ажом 00ъс!(Га в Тех слу !аях, кОГД2 Опо 13клlоч2с i с51 13мcсто к2кОЙ вЂ” лиоо lнlтсгральной схемы. Блок 1 связан с входами развязываюп;их усилителей 2 и д!!Скр!!Мп >яторов 3 потенциалов. Ге н другие элсмс)пы

С;IУ2К2Т Д;151 Cllll>KCU!151 Н2ГРУ»K! I На UCII И ОО 1>екта, к котop»!xi подк. iioilае 1 ся уст(>ойст»0, 2 дискриминаторы 3 потенциалов, кроме того, обеспечивают раснознаВянис Г!О! н ?сскпх !ья чений «1» и «0» сип?а. ов на и»ходах кol! i ролирусмой ип Гсгральной cxcx! I!. Выходи развязывающих усилителей 2 сосд)!Пепи с первыми входами входных гс!Г(плей 4, пред(назначенных для имитации обрывов входов и других неисправностей интегральных схсх!.

Вентили 4 связаны с входами эталонной схемы 5, выходы которой подключены к первым входам выходных вентилей 6. Зти вентили служат для имитации неисправностей выходов интегральных схем (фиксированное значение «1» или «О» на выходе). Выходы вентилей 6 соединены с блоком 1 контактирования и с входами блока 7 сравнения, другие входы которого связаны с дискриминаторами 3 потенциалов.

Счетчик 8 служит для образования I запоминания кода (номера) имитируемой Iic!lcправпости. Изменение состояния этого счетчика обеспечивается либо с помощью оргяпо» ручного управления, либо по сигналам от внешней аппаратуры, совмес?п(о с которой используется устройство. Выходы счетчика 8 через дешифратор 9 соединены с вторыми в: одами вентилей 4, 6.

Блок 10 регистрации предназначен дл>! Индикации результатов сравнения выходных сигналов контролируемой интегральной схемы и эталонной схемы 5, результатов допускового контроля выходных сигналов шпсгр альной схемы, номера имитируемой ilei! справпости, а также для формирогания с.-и.палов управления внешней аппаратурой. Входы блока 10 регистрации связаны с выходами дискриминаторов 3 потепциа !ÎB, блока 7 сравнения и счетчика 8.

Для обеспечения контроля и x!OUcJ!npo;32ния неисправностей различных интегральных схем oáъектов ЭТ2JIoHH251 схема >10 12KI12 бьlт! сменной!. В простеЙшем CJI>J!12e B качес?ве этaлонной схемы может использоваться интегральная схема того 2ке типа, что и контролируемая схема объекта. Эталонные интегральные схемы устанавливаются на платах.

Устройство работает следующим образом.

При KQHTpoJle кнтеГр альных схсм какОГОлибо объекта блок 1 контяктировяпия подкл?очается к внешним выводам вь?бранной i!!!тегральной схем!.1, при этом в устройство у— танавливастся соответствующая этBJIOUH2я

cxci»2 0. 3атем с помощью органов ручного управления счетчик 8 и блок 10 регистрации сбрасызается в исходное состояние (нули во

»ссх разрядах). После этого к контролируемому устройству прикладывается тест. При пу icl,o>xi состоянии счетчика 8 неисправности пс имитируются, поэтому сигналы, действующие в процессе выполнения теста на входах

?!ро»сряемой интегральной схемы, через блок

1 K o ? I I 2 K T H p 0 п 2 U I I S I, р 2 3 В я 3 Ы в 2 10 Щ И С у с И л И Т ели и входные вентили 4 без каких-:шбо изменений прикладываются к входам эталонi!(ii! c x C » i>t 5 .

1. Г! Ок; ср>2!3пенп5! 13 !(22Kдоы так 1 с теста сря»иив !c »ыходные сигналы этой схемы, !

?Ос уi1210»illñ акжс Осз KB!(Ilx-Jlil60 изх!е!3еl!1 ll ilepC:3 вь?Xo 11?! Ie»(HT!I;Ill 6, С» IX02)II>IXIH (ill няламн дискриминаторов 3 иотснциаг!О!3, логические значения которых совпадают с значениями выходных снп!алов контролируе-!

0lI интегральной схемы. Если в некотором

T;1K! c теста 0;IQK 7 оонару>кнвает неравенство

:Значений хотя бы на одной паре одноименн!.?х выходов обеих схем, то этот факт фиксируется блоком 10 регистрации и индицируетс5! cooTBpòñòâóþùåé лампОЙ этОГО блок2 как неправильное функционирование контролируемойй схемы (логическая неисправность).

Если в каком-либотакте дискриминаторы 3 оопару>кивают отклонение потечциала на каком-нибудь выходе контролируемой интегральной схемы, то блок 10 фиксирует и инднцирует параметрическую неисправность схемы.

Проверка качества тестов для цифровых ооъсктов с Hc? Ioëüçîâàíèåì устройства для к(штро 151 неисправностей интеграл,ных схем может выполняться двумя способами.

I ii!- Р13ыЙ из UUx п)зсг(н()зн 2 -!СГ! д;151 ОГО cc!v— (15:, кОГД!! U (! U 1:,Онтр;) lе> Об ьекта с Uoxiolll (»иор;)нных т()ст0!3 дос! иным?! д Is! няо.ilo:Ic-!!!l>! 5!13ЛSIIÎТС51»СC »1>IХОД1>1 СГО ИНТСГРЯЛЬНИХ (Х(Х! (Н i?1!>I! \! С Р, !3 CJIV×(?С КО!! РОГIЯ ООЪСКТ(! с п,л>он!ь!о;!(!!!Пог0 > cтр;)йс Гвя). Про»сркя L (l l1 () C V 1 и С С 13 I S! C . C 5 I и (1, 1 10 0 О Х? 3 2 3 (. Д 0 Х! 0 Н С пря»ном (>брязцс (>6»PKTa, ", данное»стройст»О (>ОСС IC I i ::! 2! i >io;i(?Гl i i P:).32 Н Н(> !1;>ВЕДС? 1ИЯ СГО !

Ипсгралш!их схсм при наличии неисправностей и сраш!снис выходны сип!а iol! выбранпои 1:!тсграл!Ик>й схемы 00ьскта и схемымодели.

Функции схемы-модели для выбранной интегральной схемы объекта, неисправности которой имгпируются с помо?ц>но данного устройства, выполняет однотипная ей эталон?1251 схема 5 вместе с входными и выходными вентилями 4, 6. Например, для имитации нсис р(!Внос !1? пша «обрыв входа», с помощью с()от»стств IOUIpгÎ входного вентиля этот вход схс>сы 5 откл!очаетсй от управляющего им р22»Hзи»яionicl усилителя. Если имитируетс5 неисправность пша «неизменное значение

«1>> или «0>> 131>ixo32>>, То соотВстств чlоп(иli Вь!ХОДНОЙ 13PI!Tlic?Ь О КЛ?0 12РТ ЭТОТ ВЫХОД СХСМЫ

5 0. »хода блока 7 сравнения 0 и задаст на

528517

1О

31

4О

43

55

G0 этом входе фиксированное значение «1» и

«О».

Использование устройства для контроля неисправностей интегральных схем при проверке качества тестов рассматриваемым способом отличается от его использования при контроле объектов только тем, что перед запуском генератора тестов производится имитация неисправности. Для этого счетчик 8 приводится с помощью органов ручного управления в определенное (ненулевое) состояние, соответствующее заданной неисправности. Это состояние индицируется блоком 10 регистрации KBK номер неисправносп1. Затем после запуска теста устройство работает также, как и при контроле интегральных схем. Факт обнаружения блоком 7 неравенства сравниваемых им сигналов и соответствующая ему индикация интерпретируется в этом случае как положительный результат проверки теста на заданной неисправности, свидетельствующей о способности теста обнаруживать эту неисправность.

Второй способ проверки качества тестов предполагает, что при контроле объекта с помощью выбранных тестов доступными для наблюдения являются только выходы самого объекта. В этом случае при проверке тестов используется специальный образец объекта, в котором каждая интегральная схема имеет разъемное соединение с монтажом.

Для моделирования неисправностей какойлибо интегральной схемы объекта эта схема вынимается из разъема и вместо нее к этому разъему подключается блок контактирования.

В устройстве устанавливается эталонная интегральная схема 5, однотипная той схеме объекта, которую заменяет данное устройство. Плата, на которой размещается эталонная схема, в данном случае содержит также перемычки, обеспечивающие соединение выходов вентилей 6 через блок 1 контаетирования с теми контактами разъема интегральной схемы объекта, которые соответствуют выходам этой схемы. В результате входы и выходы эталонной схемы 5 оказываются подклю11снн11ми к разъему точно таким же образом, е11е этО имело место g замененной устройством интегральной схемы. Отличие заключаетc5l лишь в том, что входы схемы 5 соединяются с разъемом через вентили 4, а выходы— через вентили 6. Такое включение с:(емы 5 позволяет обеспечить имитацию ее неисправностей непосредственно в объекте.

Само устройство работает точно также, как и при предыдущем способе проверки качества тестов. Однако поскольку в данном способе факт обнаружения (или необнаружения) исследуемым тестом имитируемой неисправности устанавливается путем сравнения с эталоном выходных сигналов всего объекта, а пе моделируемой интегральной схемы, действие блоков 7 сравнения блокируется с помощью соответствующих перемычек сменной платы с эталонной схемой (например соединением входов дискриминаторов 3 и выходов вентилей 6 таким образом, чтобы получить результат «равно» при любых наборах сигналов на выходах эп1х вентилей).

Преимуществом данного устройства по сравненшо с другими аналогичными устройствам!1 51 в lяется Возмо>1(ност1 не тольео контроля интегральных схем, установленных в различных цифровых объектах, но н моделирования неисправностей этих схем.

Придание данному устройству функции моделирования неисправностей интегральных схем позволяет использовать для проверки качества тестов гнобую известную аппаратуру тестового контроля цифровых Объектов. clloсобную задавать тесты на входы объекта (например, программноуправляемые системы контроля), хотя эта аппаратура не предназначена для этих целей. В результате устройство создает новую область применения данной аппаратуры.

Фop»yла изобретения

Устройство для контроля неисправностей интегральных схем, содержащее эталонную схему, блок еонтаетирования и связанные с ним развязывающие усилители и дискриминаторы потенциалов, блок сравнения, входы которого связаны с дискриминаторами потенциалов, и соединенный с блоком сравнения блок регистрации, о т л и ч а ю щ е е с я тем, что, с целью моделирования неисправностей интегральных схем, в него введены входные и выходные вентили, последовательно соединенные счетчик и дешифратор, причем входные вентили включены между выходами развязываюгцпх усилителей и входом эталонной схемы, выходные вентили — между выходом эталонной схемы и входом блока сравнения, выходы выходных вентилей связаны с блоком еонтаетирования, а вторые входы входных и выходных вентилей подключены к выходу дешифратора, выход счетчика соединен с блоком регистрации, который связан также с выходамм и ди сер и м ш1аторов потенциалов.

Источники информации, принятые во внимание прп экспертизе:

1. Патент США ¹ 3821645, кл. 324 — 73, 1973 г.

2. Патент США ¹ 3833853, ел. 324 — 73, 1973 г.

3. Заявка Франции ¹ 2165733, ел. G 01R

31/00, 1973 г..

4. «Электроника» пер. с англ. № 23, 1973, стр. 29 — 36.

5. Заявка ФРГ № 2228852, ел. 21е 31/28 (прототип), 1973 г.

528517

Составитель С. Лаптев

Корректоры: А. Николаева и В. Дод

1ехред М. Семенов

Редактор Т. Янова

Тш1ографпя, пр. Сапунова, 2

Заказ 2020/15 Изд. X 1581 Тира>к 1029 Подписное

Ц11ИИПИ осударственного комитета Совета Министров СССР по делам изобретсни131 и открытий

113035, Москва, 1К-35, Ра1шская наб., д. 4/5