Устройство микропрограммного управления

 

Союз Советских

Социалистических

Ресаубпик

""646334 (61) Дополнительное к авт. синд-ву (22) Заявлено 21.06.76(21) 2373734/18 24 с присоединением заявки № (23) Приоритет

-Опубликовано 05.02.796юллетень № 5

2 (51) М. Кл.

Госудорстооиный номотот

СССР оо делам иэооретвний и отнрытий (53) УДК 681.326.. 3 (088. 8) Дата опубликования описания 08 02 79

В, П. Завьялов, В. Е. Кузнецов, Г. В. Лезин и В. Б. Мараховский (72) Авторы изобретении

Государственное союзное конструкторско-технологическое бюро по проектированию счетных машин (71) Заявитель (54) УСТРОЙСТВО М ИКРОПРОГРАММНОГО

УПРАВЛЕНИЯ

Изобретение относится к области вычислительной техники и может быть использовано при построении UBM среднего быстродействия.

Известна многопроцессорная цифровая вычислительная машина, содержащая устройство центра пизованного управления работой процессоров, которое посыпает общие команды подмножеству общего множества процессора, регистр моды дпя регистрации состояний процессоров, анапизируемых,устройствами централизо-, ванного управления, и регистр маски,, управляемый этим устройством и опре депяющий подмножество процессоров, выпопнятощих общую команду (1).

Наиболее близким но техническому решентлто к предложенному устройству явпяется микропрограммное устройство управления, содержащее блок памяти микропрограмм, 11 операционных блоков, тт регистров микрокомаид и регистров состояний, причем информационные выходы блока памяти микропрограмм соединены с информационными входами тт" регистров микрокоманд, информационные выходы каждого из которых подключены к Информационным входам одноименного операционного блока, управпяющий выход каждого регистра микро1ломанд соединен с управляющим входом одноименного регистра состояния, информационные входы каждого из которых соединены с информационными выходами одноименного операпионного блока, информапионные выходы 11 регистров состояния соединены с информационными входами блока памяти микропрограммЯ .

В известном. устройстве все параплепьно работающие операционные блоки запускаются одновременно, общей микрокомандой.

При этом общий формат микрокоманды л ределяется суммарным числом микронриказов для всех запускаемых устройств.

648334

В ПРМ со средним ипи малым быстродействием допустимы режимы работы, когда возможна выдача одновременных микроприказов не всем усто ройствам, могущим работать одновре» менно, а лишь некоторой их части.

Недостатком известного устройства в этих режимах явпяется большой объем памяти микропрограмм из-за неиспопьзования попей микрокоманды, предназначенных дпя управпения незапускаемых устройств.

Цепь предпагаемого. изобретениясокрашение оборудования.

Qna этого в предлагаемое устройствр введен распредепитецьный бпок, yj синхоонизирующих входов которого подкпючено к синхронизирующим, выходам бпока памяти микропрограмм, запускающие вы ходы которого соединены с и входами запуска распредепитепьного блока, у управпяющих входов которого соединены соответственно с управпяющими выходами операционных бпоков, каждый из управпяющих выходов распредепитепьного бпока соединен с управпяющим входом одноименного регистра микрокоманд и управпяющим входом одноименного операционного блока, синхронизируюший выход распредепитепьного блока соединен . с синхровходом блока памяти микропрограмм, тактовый вход распредепитепьного бпока соединен с тактовым входом устройства, причем распределительный бьок содержит ф-синхронизи рующих элементов И, синхронизирующий эпемент ИЛИ, р управпяющих эпементов И, триггер запуска, эпемент ИЛИ, причем первый вход каждого р синхронизирующего элемента И соединен с одноименным синхронизирующим входом блока, второй вход каждого и синхронизирующего эпемента И соединен с одноименным управпяющим входом бпока, выходы д синхронизирующих эпементов И подкпючены к входам синхронизирующего эпемента ИЛИ, выход которого соединен с первым входом триггера запуска и первыми входами

h управпяюших элементов И, вторые входы которых соединены. соответственно с одноименными входами запуска бпока, выходы р управляющих эпементов

И соединены с одноименными управшпошими выходами блока, тактовый вход блока соединен со вторым входом триг гера запуска, (И+1)-входом синхронизирующего элемента ИЛИ, первым входом эпемента ИЛИ, второй вход которого с выходом триггера запуска, выход эпемента ИЛИ подкпючен к сицхронизи5 рующему выходу бпока.

Общая блок-схема предлагаемого устройства показана на фиг. 1. На фиг. 2 приведена структурная схема распредеш =

t0 тельного блока 2.

Бпок схема содержит: блок 1 памяти микропрограмм, распределительный блок

2, операционные бпоки 3, 4, 5, регистры 6-8 микрокомаид, регистры 9-11 со15 стояний.

".(-труктурная, схема распредепитет ного бпока 2 содержит синхронизирую шие входы 12, 13, 14, входы запуска .l5, 18, 17 управляющие выходы 18, 19, 20, управпяюшие входы 21, 22, 23 синхронизируюший выход 24, тактовый вход 25 устройства, синхронизируюшие

28, 27, 28 элементы И,- синхронизирующий эпемент ИЛИ 29, управпяющие,ЗО, 31, 32 эпементы И, триггер запуска

33, эпемент 34 ИЛИ.

Рассмотрение работы устройства удобно начать с момента когда блоком

1 памяти микропрограмм выработана дпя испопнения очередная микрокоманда.

Обозначим симвопами 3,... 5 микроЗ5 приказы синхронизации в попе микрокоманды, поступающие на синхронизирующие входы 12, 13, 14 распределитепьного блока, причем . lq - число операционных бпоков:

- О, если данная микрокоманда должна исполняться по< пе завершения работы 1-м операционным бпоком, 1"

- 1, если момент вкшочения данной микрокоманды на исполнение не зависит от состояния j-ro операционного бпока .

Символами ... „, обозначим сос1» тояиия управляющих вйходов операцион50 ных бпоков:

- О, еспи, -й операционный блок занят выпопнением ранее поданной микрокоманды (не обязательно предыдущей)

1- -й операционный бцок работу закончип.

Симвопами P ... Р обозначим микроприказы, в пone запуска микрокоманды

6463 находятся запускающие выходы блока памяти микропрограмм:

О, если a -й операционный блок р. Данную микрокоманду не исполняет

1- в противном случае ° 5

Символами У,, („обозначим сос1ъ тояния управщпощих выходов распределительного блока.

P — - предикат запуска в распределительном блоке.

1О =(s„ $„ n(s,мs,)p,... „ „, где V -операция деэъюнкции; д -операция конъюнкции.

Один из операционных блоков будет вклю- 1> чен HG HGHGBHBHHe данной микрокоманды если У =P ЛР имеет значение "1 дпя

i: < вьфаботанной микрокоманды.

Устройство микропрограммного управйения находится в состоянии "ожидание" до тех пор, пока P не примет значение

"1". Затем выбранная микрокоманда передается на исполнение операционным блокам, для которых f l, и блок 1 памяти микропрограмм запускается на выбор очередной микрокоманды .

Копйчество (гг ) синхронизирующих

26-28 элементов И и управляющих 3032 эпементов И определяется числом операционных блоков, синхрониэирующий элемент .ИЛИ 29 селектируется тактовым входом 25 уст,эойства. Тем самым обеспечивается выдача сигнала запуска операционным блокам именно в этот такт.

На выходе синхронизирующего элемента 32 вырабатывается значение предиката Р распределительного блока 2. На выходах управпяющих элементов 30-32

-вырабатываются значения f - управпяю40 щего сигнала запуска операционных блоков. На триггере запуска 33 запоминается значение Р, выработанное элементом 29. В момент подачи такта Т вход 25 устройства в блок 1 на синхро45 ниэирующий вход подается сигнал попучения спедуккпей микрокоманды, если в этот момент состояние триггера 33- 1 (т. е. Р=l по предыдущей микрокоманде).

Укаэанные преимущества предлагаемого устройства микропрограммного управления достигаются за счет того, что в него введен распределительный блок, синхронизирующий во времени работу операционных блоков и блока памяти микропрограмм. В формате микрокоманды имеется цва специальных поля микроприказов: синхронизации и запуска.

34 б

Микроприказы в поле синхронизации определяют список операционных блоков, после завершения работы которыя должна исполняться данная микрокоманда. Микроприказы в попе запуска опредещпот список операционных блоков, которым предназначается данная микрокоманда. Выходы синхронизации и запуска блока памяти микропрограмм подсоединены к соответствующий входам распредепи тельного блока, имеющего, помимо этого, управляющие входы окончания работы операционных блоков.

Предлагаемое изобретение дает экономический эффект, заключающийся в экономии оборудования цифровой вычислительной машины, в частности, эа счет сокрашения размера поля микро команды и уплотнения информации в блоке памяти микропрограмм. Формула изобретения:

3..Устройство микропрограммного управления, содержащее блок памяти микропрограмм, и операционных блоков, г регистров микрокоманд и д регистров состояния, информационные выходы блока памяти микропрограмм соединены с информационными входами г г регистров микрокоманд, информационные выходы каждого иэ которых подкпючены к информационным входам одноименного операционного блока, управляющий выход кагкдого регистра микрокоманд соединен с управипошим входом одноименного регистра состояния, информационные входы каждого из которых соединены с информационными выходами одноименного операционного блока, информационные выходы р регистров cîñòîàíèÿ соединены с информационными входами блока памяти микропрограмм, о т и ич а ю щ е е с я тем, что, с целью сокращения оборудования, в устройство введен распределительный биок h синхронизирующих входов которого подключено к синхронизирующим выходам, бпока памяти микропрограмм, запускающие выходы которого соединены С г1 входа» ми запуска распределительного блока, п управляющих входов которого соединены соответственно с управпяющими выходами операционных блоков, каждый из 5 управляющих выходов распределительного блока соединен с управляющим входом одноименного регистра микрс

646334

@айаг

ЦНИИПИ Заказ 113/39 +" Тираж 779 Подписное

Филиал ППП Патент", r. Ужгород, ул. Проектная, 4 команд и управляющим входом одноименного операционного блока, синхрснизи. рующий выход распределительного блока соединен с синхровходом блока памяти микропрограмм, тактовый вход распределительного блока соединен с тактовым входом устройства, 2. Устройство по п. 1, о т и ич а ю щ е е с я тем, что распределительный блок содержит и синхронизирующих элементов И, синхронизирующий элемент ИЛИ, р управляющих элементов И, триггер. запуска, эпемент ИЛИ, причем первый вход каждого р синхронизирующего эпемента И соединен с одноименным синхронизирующим входом блока, второй вход каждого h синхронизируюшего элемента И соединен с одноименным управляющим входом блока, выходы и синхронизирующих элементов И подключены к входам синхронизирующего элемента ИЛИ, выход которого соединен с первым входом триггера запуска и первыми входами п управляющих элементов И, вторые входы которых соединены соответственно с одноименными входами запуска

5 блока, выходы и управляющих элементов И соединены с одноименными управпяющими выходами блока, тактовый вход блока соединен со вторым входом триг- гера запуска, (И +1)-входом синхрони10 зирукапего элемента ИЛИ, первым входом элемента ИЛИ, второй вход которого соединен с выходом триггера запуска, выход эпемента ИЛИ подкпючен к синхронизирующему выходу блока, !

Источники информации, принятые во внимание при экспертизе

1, UBN lNM 1> . Королев Л. Н„

Структуры ЭВМ и их математическое обеспечение, М „Н ука", 1974, с. 152-162, 2. Хассон. Микропрограммное управление,М., Мир", 1973, с. 46, р. 25.