Микропрограммное устройство управления

 

Союз Советских

Социалистических

Республик

ОП ИСАНИЕ

ИЗОБРЕТЕНИЯ (1742937

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к авт. свид-ву— (22) Заявлено 04р578 (21) 2610690/18-24 с присоединением заявки Но (23) Приоритет

Опубликовано 25p6806юллетень (ч9 23

Дата опубликованию описания 2506.80 (51)М. Кл.2

G F 9/14

Государственный комитет

СССР по делам изобретений н открытий (53) хдК 681, 325 (088. 8) (72) Автор изобретения

И.М.Соколов (71) Заявитель (54) МИКРОПРОГРАММНОЕ УСТРОИСТВО УПРАВЛЕНИЯ

Изобретение относится к вычисли- . тельной технике и может быть использовано в устройствах управления раз-". личного рода радиотехническими системами, в частности, для управления 5 выполнением операции в ЦВМ, Известно микропрограммное устройство управления, содержащее регистр команд, дешифратор операций, счетчик адреса микрокоманд, дешифратор 10 адреса микрокоманд, блок памяти микрокоманд, генератор импульсов, узел пуска-останова, блок памяти команд, регистр управляющих сигналов, регистры адреса микрокоманд безусловного 15 перехода, дешифратор безусловных переходов, регистр позиционных адресов безусловных переходов, коммутатор (1) . недостатком известного устройст- 20 ва является низкая надежность устройства в работе.

Наиболее близким к предлагаемому по технической сущности и достигаемому результату являетс я микропро- 25 граммное устройство управления (21, содержащее блок памяти, первые входы которого связаны через дешифратор адреса операций и блок формирования адреса операции 3 со входом

4 микропрограммного устройства управления. Вторые входы блока памяти

1 подключены через дешифратор адреса фаз операции 5 и коммутатор адресов фаз операции 6 к выходам К вЂ” регистров адреса фазы 7, где К: — максимальное количество фаз (этапов) при выполнении операции, входы которых подключены к выходам блока памяти 1. Управляющие входы коммутатора адреса фаз операции 6 связаны с выходами дешнфратора блока управления коммутатором адресов фаз операции

8, (блок 8 выполнен на счетчике, подключенном ко входам дешифратора), подключенного ко второму входу 9 микропрограммного устройства управления. Третьи входы блока памяти 1 связаны через дешифратор адреса микрокоманд 10 с выходами счетчика адреса микрокоманд 11, подключенного к узлу пуска-останова 12. Выходы блока памяти 1 связаны через регистр микрокоманд 13 с выходами 14 микропрограммного устройства управления.

Известное устройство имеет низкую надежность иэ-за того, что длина слова, выбираемого иэ накопителя, имеет большую разрядность, достигающую

100-200 разрядов.

742937

Целью изобретения является повьпаение надежности работы микропрограммного устройства управления, Поставленная цель достигается тем, что н микропрограммное устройстно упранления, содержащее блок памяти, пЕрвая группа входов которого соединена через дешифратор адреса операции с группой выходов блока формирования адреса операции, вход признаков которого является первым входом устройства, а управляющая группа входон блока управления коммутатором адресОв Фазы операции, вход которого является вторым входом устройства, а группа выходов блока управления коммутатором адресов фазы операции соединена с группой входов управления кОммутатора адресов фазы операции, вторая группа входов которого соединена с выходами регистров адреса фазы, а группа выходов — с группой входов дешифратора адресов фазы операции, группа выходов которого соединена со второй группой входов блока памяти, третья группа входон которого соединена с группой выходОн дешифратора адреса микрокоманды, первая группа выходов блока памяти соединена с группами входан регистров адреса фазы, вторая группа выходов — с первой группой входов узла пуска-останова, и регистр микрокоманд, группа выходoB которого является "ðóïïîé выходов устрой" òва, введены коммутатор адресов микрОкоманд, блок управления коммутатором адресов микрокоманд, регистры адресов микрокоманд, группь: элементов И, причем перная группа входов коммутатора адресов микрокаманд "oeZvaesa с выходами регистров адресов микрокоманд, группа входов упранления коммутатора адресов микрокоманд — c группой выхоцов блока управления коммутатором адресов микрокоманд, а группа выходов коммутатора адресов микрокоманд -- с группой входов дешифратора адреса микрокоманд, группа входов всех регистров адресов микрокоманд соединены с третьей группой выходов блока памяти, группа выходов узла пуска-останова соединена с группой входов блока управления коммутатором адресов микрокоманд и с первой группой входов блока управления коммутатором адресов микрокоманд и с первой группой входов блока управления коммутатором адресов фазы операции, а второй вход является третьим входам устройства, вторая группа выходон блока памяти подключена к соотьетствующим входам элементов И всех групп, входы упранления которых соединены C соответствующими выходами дешифратора адресов фаз операции. и

С входами управления регистров микрокоманд, группа входов которых сое15

60 динена с группой выходов элементов

И соответствующей группы, Сущность изобретения поясняется чертежами, где: на фиг.1 — предстанлена блок-схема известного микропрограммного устройства управления; на фиг,2 — представлена блок-схема данного микропрограмНого УстРОйстВа управления, Микропрограммное устройство управления (фиг,2) содержит: блок памяти

1, первые нходы которого связаны через дешифратор адреса операций 2 и блок формирования адреса операции 3 со входом 4 микропрограмного устройства управления, Вторые входы блока памяти 1 подключены через дешифратор адреса фаз операций 5 и коммутатор адресов фаз операции б к выходам К вЂ” регистров адреса фазы 7, где К вЂ” максимальное количество фаз (этапов) при выполнении операции, входы которых подключены к первым выходам блока памяти 1„ Цепи управления коммутатора б связаны с выходами дешифратора блока управления коммутатором адресов фаз операции 8, (блок 8 выполнен на счетчике, подключенном ко входам дешифратора), подключенного ко второму входу 9 микропрограммного устрййства, Третьи входы блока памяти

1 подключены к выходам дешифратора адреса микрокоманд 10 . Узел пускаостанова 12, подключенный к выходам блока памяти 1, связано с блоками управления коммутатором адресов фаз операции 8 и блоком формирования адреса операции 3, Выходы регистра микрокоманд 13 подключены к выходам

14 микропрограммного устройства управления. Входы дешифратора адреса микрокоманд 10 связаны через коммутатор адресов микрокоманд 15 с выходами n регистров адреса микрокоманд 16, где п — максимальное количество микрокоманд в фазе выполняемой операции, входы которых подключены ко вторым выходам блока памяти 1, Цепи управления коммутатора 15 связаны с выходами дешифратора блока управления коммутатором адресов микрокоманд 17 (блок 17 выполнен на счетчике, подключенном ко входам дешифратора), подключенного к узлу пуска-останова 12, связанного с третьим входом 18 микропрограммного устройства управления, Третьи выходы блока памяти 1 подключены параллельн о к о входам К групп элементов И 19, связанных с соответствующими группами триггеров регистра микрокоманд 13, Цепи управления групп элементОв И 19 и триггеров регистра микрокоманд 13 подключены к

74293 7 соответствующим выводам дешифратора адресов фаз 5, Микропрограммное устройство управления (фиг.2) работает следующим образом.

В последней микрокоманде последней фазы выполняемой операции на вход 4 в блок 3 поступают необходимые признаки из блоков ЦВМ, и в нем формируется код следующей операции, который затем поступает через дешифратор адреса операций 2 на перные входы блока памяти 1 и обеспечивает выбор иэ него начальных адресов всех

30 фаэ, необходимых для использования в этой операции, Эти начальные адреса фаэ переписываются из блока памя15 ти 1 в регистры адреса фазы 7, прн этом выход регистра адреса первой фазы 7 сразу же подключается ко вто1 рым входам блока памяти 1 через дешифратор адреса фазы операции 5 и ком- @ мутатор адресов фаз операции 6 блоком управления коммутатора адресов

8, что обеспечивает выбор из блока памяти 1 всех адресов микрокоманд дпя первой фазы операции, которые 25 переписываются в n регистров адреса микрокоманд lб,причем выход регистра адреса первой микрокоманды

161 первой фазы сразу же подключается к третьим входам блока памяти 1 Зр через дешифратор адреса микрокоманд

10 и коммутатор адресов микрокоманд

15 блоком управления коммутатором адреса микрокоманд 17, что обеспечивает прохождение новой микрокоманды на Выход устройства. Далее, отключается нход 4 от блока 3 и подключается узел пуска-останона 12. При этом на вход счетчика и блоке 17 подаются импульсы, что обеспечивает последовательное подключение выходов регистрон адресов микрокоманд 16 — 16 и ко входам дешифратора адреса микрокоманд 10, а значит и последонательную выборку из блока памяти 1 всех микрокоманд для 1-й фазы данной one- 45 рации, которые проходят только через первую группу элементов И 19 и пер1 вую группу триггеров 13 регистра микрокоманд 13 на выходы 14 микропрограммного устройства управления, под- 5Q ключаемые коммутатором 5. Следует заметить, что так как в каждой фазе операции используются только вполне определенные управляющие сигналы, например, сигналы, необходимые для

Формирования адреса команды, адреса операнда, си гналы, необходимые для осуществления выполнения действий над операндами, и т.д,, поэтому длина слова, выбираемого иэ блока памяти, может быть .существенно уменьше- 60 на, а н идеальном случае она может быть уменьшена в К раэ. В последней микрокоманде. 1-й фазы счетчик блока 17 обнуляется, а счетчик блока

8 подключает выходы регистра адреса

2-й фазы 7 через коммутатор адресов фаз операции 6 и дешифратор адресов фаэ операции 5 ко вторым входам блока памяти 1, что обеспечивает выбор из блока памяти 1 всех адресов микрокоманд для второй фазы операций которые переписываются в n регистров адреса микрокоманд 16 причем выход регистра адреса первой микрокоманды 16 второй фазы сразу же подключается.к третьим входам блока памяти 1 через дешифратор адреса микрокоманд 10 и коммутатор адресов микрокоманд 15 блоков управления коммутатором адресов микрокоманд 17,что обеспечивает выборку и прохождение первой микрокоманды второй фазы операции на выход 14 микропрограммного устройства упранления, но уже через вторую группу элементов И 192, которая подключается дешифратором адресов фаз 5 на время выборки всех микрокоманд для второй фазы операции, Далее, на вход счетчика блока 17 подаются импульсы, что обеспечивает последовательное подключение выходов регистров адресов микрокоманд 16

16 ко входам дешифратора адреса мнкп рокоманд 10 и т.д.

В последней микрокоманде последней фазы выполняемой операции на вход

4 н блок 3 поступают необходимые признаки для следующей операции иэ блоков ЦВМ, и н нем формируется код следующей операции, после чего цикл работы повторяется.

В данное микропрограммное устройство управления дополнительно введены группы элементов И, коммутатор адресов микрокоманд, регистры адресон микрокоманд, блок управления коммутатором адресов микрокоманд и ряд ноных связей, что позволило повысить надежность микропрограммного устройства управления за счет: — подключения только 1 к части выходов микрокоманд, используемых в выполняемой фазе операции, так как при этом исключаются свлибки от нерабочей, большей части микрокоманщя; — отключения выходов большей части микрокоманд, не используемых в выполняемой фазе операции, т.е. отключения (К-1) групп выходов, с исключением ошибок работы соответствующих групп элементов И и триггеров регистра микрокоманд; — сокрашения длины слов, записываемых в блок памяти, примерно в К раэ, так как при этом сокращается количество элементов и связей в блоке памяти.

Формула изобретения

Микропрограммное устройство управления содержащее блок памяти, перная.

«группа нходон которого соединена че742937 реэ дешифратор адреса операций с группой выходов блока формирования адреса операции, вход признаков которого является первым входом устройсгва, а управляющая группа входов соединена с первой группой входов блока управления коммутатором адресов фазы операции, вход которого является вторым входом устройства, а группа выходов блока управления коммутатором адресов фазы операции соединена с группой входов управления коммутатора адресов фазы операции, вторая группа входов которого соединена с выходами регистров адреса фазы, а группа выходов — с группой входов дешифратора адресов фазы операции, группа вы- 15 ходов которого соединена со второй группой входов блока памяти, третья группа входов которого соединена с группой выходов дешифратора адреса микрокоманды, первая группа выходов Щ блока памяти соединена с групгами входов регистров адреса фазы, вторая группа выходов — с первой группой входов узла пуска-останова, и регистр микрокоманд, группа выходов которого является группой выходов устройства, о т л и ч а ю ш е е с я тем, что, с целью повышения надежности устройства, в него введены коммутатор адресов микрокоманд, блок управления коммутатором адресов микрокоманд, регистры адресов микрокоманд, группы . элементов И, причем группа входов коммутатора адресов микрокоманд соединена с выходами регистров адресов микрокоманд, группа входов управления коммутатора адресов микрокоманд с группой выходов блока управления коммутатором адресов микрокоманд, а группа выходов коммутатора адресов микрокоманд — с группой входов дешифратора адреса микрокоманд, группа входов всех регистров адресов микрокоманд соединена с третьей группой выходов блока памяти, группа выходов узла пуска-останова соединена с группой входов блока управления коммутатором адресов микрокоманд и с первой группой входов блока управления коммутатором адресов фазы операции, а второй вход является третьим входом устройства, вторая группа выходов блока памяти подключена к соответствующим входам элементов И всех групп, входы управления которых соединены с соответствующими выходами дешифратора адресов фаэ операции и с входами управления регистров микрокоманд, группа входов которых соединена с группой выходов элементов И соответствующей группы .

Источники информации, принятые во внимание при экспертизе

1, АвтоРское свидетельство СССР

Р 492874 кл, G 06 F 9/14, 1974 r, 2, Заявка Р 2317818/24, кл, G 06 F 9/14, 1976 r, по которой принято положительное решение о выдаче авторского свидетельства (прототип}, 742937

Составитель Г. Пон омарева

Редактор Н. Данилович Техред Е. Гаврилешко Корректор Г, Решетник

Заказ 792 7/2 Тираж 75 1 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб,, д. 4/5

Филиал ППП Патент, r.Ужгород, ул.Проектная, 4